Cryogenic Computing, Electronics Design Automation, Hardware Security

2011.09－2016.07,  University of CAS, Micro-electronics and Solid-state Electronics, Ph. D.

   

2020.10－now  Institute of Computing Technology, Associate Professor

2016.07－2020.10  Institute of Computing Technology, Assistant Professor

   

[1] Rongliang Fu, Junying Huang, Mengmeng Wang, Yoshikawa Nobuyuki, Bei Yu, Tsung-Yi Ho, Olivia Chen. BOMIG: A Majority Logic Synthesis Framework for AQFP Logic. 2023 Design, Automation & Test in Europe Conference & Exhibition (DATE). 2023.

[2] Xinda Chen, Rongliang Fu, Junying Huang, Huawei Cao, Zhimin Zhang, Xiaochun Ye, Tsung-Yi Ho, Dongrui Fan. JRouter: A Multi-Terminal Hierarchical Length-Matching Router under Planar Manhattan Routing Model for RSFQ Circuits. GLSVLSI. 2023.

[3] Rongliang Fu, Junying Huang, Haibin Wu, Xiaochun Ye, Dongrui Fan, Tsung-Yi Ho. JBNN: A Hardware Design for Binarized Neural Networks Using Single-Flux-Quantum Circuits. IEEE TRANSACTIONS ON COMPUTERS[J]. 2022, 771(12): 3203-3214.

[4] Junying Huang, Rongliang Fu, Xiaochun Ye, Dongrui Fan. A survey on superconducting computing technology: circuits, architectures and design tools. CCF Transactions on High Performance Computing[J]. 2022.

[5] Rongliang Fu, Junying Huang, Zhimin Zhang. Equivalence Checking for Superconducting RSFQ Logic Circuits. Greate Lakes Symposium on VLSl. 2021. 

[6] Rongliang Fu, Guangming Tang, Junying Huang, Zhimin Zhang. An Automatic Placement Algorithm for Superconducting Rapid Single-Flux-Quantum Logic Circuits. IEEE TRANSACTIONS ON APPLIED SUPERCONDUCTIVITY[J]. 2021, 31(5): 1-5

[7] Rongliang Fu, Zhimin Zhang, Guangming Tang, Junying Huang, Xiaochun Ye, Dongrui Fan, Ninghui Sun. Design Automation Methodology from RTL to Gate-level Netlist and Schematic for RSFQ Logic Circuits. Great Lakes Symposium on VLSI. 2020.

[8] Junying Huang, Jing Ye, Xiaochun Ye, Da Wang, Dongrui Fan, Huawei Li, Xiaowei Li, Zhimin Zhang. Instruction Vulnerability Test and Code Optimization against DVFS attack. 2019 IEEE INTERNATIONAL TEST CONFERENCE IN ASIA (ITC-ASIA 2019)[J]. 2019, 49-54.

[9] Kuozhong Zhang, Junying Huang, Jing Ye, Xiaochun Ye, Da Wang, Dongrui Fan, Huawei Li, Xiaowei Li, Zhimin Zhang. iATPG: Instruction-level Automatic Test Program Generation for Vulnerabilities under DVFS attack. 2019 IEEE 25TH INTERNATIONAL SYMPOSIUM ON ON-LINE TESTING AND ROBUST SYSTEM DESIGN (IOLTS 2019)[J]. 2019, 287-292.

[10] Junying Huang, Colin Yu Lin, Yang Liu, Zhihua Li, Haigang Yang. Size aware placement for island style FPGAs. 2014 International Conference on Field-Programmable Technology (FPT). 2014.

（ 1 ） 基于超导异或门生成时钟信号的方法以及时钟发生器, 发明专利, 2022, 第 1 作者, 专利号: CN202210048631.5

（ 2 ） 板间通信接口系统, 发明专利, 2022, 第 2 作者, 专利号: CN202210764461.0

（ 3 ） 超导脉冲计数器, 发明专利, 2022, 第 4 作者, 专利号: CN202210598684.4

（ 4 ） 光纤通信转接系统, 发明专利, 2022, 第 2 作者, 专利号: CN202210764499.8

（ 5 ） 针对低温多芯片计算系统的模拟方法及其系统, 发明专利, 2022, 第 3 作者, 专利号: CN202210880357.8

（ 6 ） 跨平台光纤传输系统, 发明专利, 2022, 第 2 作者, 专利号: CN202210764423.5

（ 7 ） 一种超导二值神经网络加速方法及加速器, 发明专利, 2022, 第 1 作者, 专利号: CN202210513312.7

（ 8 ） 超导译码器装置, 发明专利, 2021, 第 2 作者, 专利号: CN113361718A

（ 9 ） 生成面向超导RSFQ电路的多扇出时钟信号的方法, 发明专利, 2021, 第 1 作者, 专利号: CN113128165A

（ 10 ） 生成面向超导RSFQ电路的多扇出时钟信号的方法, 发明专利, 2021, 第 1 作者, 专利号: CN113128165A

（ 11 ） 超导寄存器堆装置及其控制方法, 发明专利, 2021, 第 2 作者, 专利号: CN113128172A

（ 12 ） 用于双时钟架构的超导RSFQ电路布局方法, 发明专利, 2021, 第 1 作者, 专利号: CN113095033A

（ 13 ） 超导处理器及其输入输出控制模块, 发明专利, 2021, 第 4 作者, 专利号: CN112861463A

（ 14 ） 一种超导并行寄存器堆装置, 发明专利, 2020, 第 4 作者, 专利号: CN112114875A

（ 15 ） 一种超导流水线电路及处理器, 发明专利, 2020, 第 4 作者, 专利号: CN112116094A

（ 16 ） 一种生成面向超导RSFQ电路的多扇出信号的方法, 发明专利, 2020, 第 2 作者, 专利号: CN111950216A