基本信息
黄俊英 副研究员 硕导 中国科学院计算技术研究所
电子邮件： huangjunying@ict.ac.cn
通信地址： 北京市海淀区北清路中关村环保科技园中科院计算所1号楼
邮政编码： 100095
研究领域
低温计算；集成电路EDA算法；硬件安全
招生信息
招生专业
081201-计算机系统结构
招生方向
低温计算，集成电路EDA，硬件安全
教育背景
2011-09--2016-07 中国科学院电子学研究所 工学博士
工作经历
工作简历
2016-07~现在, 中国科学院计算技术研究所, 助理研究员，副研究员
专利与奖励
奖励信息
（1） 计算所优秀研究人员, 研究所（学校）, 2023
（2） 计算所优秀研究人员, , 研究所（学校）, 2019
（3） 计算机体系结构国家重点实验室优秀员工, 研究所（学校）, 2019
（2） 计算所优秀研究人员, , 研究所（学校）, 2019
（3） 计算机体系结构国家重点实验室优秀员工, 研究所（学校）, 2019
专利成果
（ 1 ） 基于超导异或门生成时钟信号的方法以及时钟发生器, 发明专利, 2022, 第 1 作者, 专利号: CN202210048631.5
（ 2 ） 板间通信接口系统, 发明专利, 2022, 第 2 作者, 专利号: CN202210764461.0
（ 3 ） 超导脉冲计数器, 发明专利, 2022, 第 4 作者, 专利号: CN202210598684.4
（ 4 ） 光纤通信转接系统, 发明专利, 2022, 第 2 作者, 专利号: CN202210764499.8
（ 5 ） 针对低温多芯片计算系统的模拟方法及其系统, 发明专利, 2022, 第 3 作者, 专利号: CN202210880357.8
（ 6 ） 跨平台光纤传输系统, 发明专利, 2022, 第 2 作者, 专利号: CN202210764423.5
（ 7 ） 一种超导二值神经网络加速方法及加速器, 发明专利, 2022, 第 1 作者, 专利号: CN202210513312.7
（ 8 ） 超导译码器装置, 发明专利, 2021, 第 2 作者, 专利号: CN113361718A
（ 9 ） 生成面向超导RSFQ电路的多扇出时钟信号的方法, 发明专利, 2021, 第 1 作者, 专利号: CN113128165A
（ 10 ） 生成面向超导RSFQ电路的多扇出时钟信号的方法, 发明专利, 2021, 第 1 作者, 专利号: CN113128165A
（ 11 ） 超导寄存器堆装置及其控制方法, 发明专利, 2021, 第 2 作者, 专利号: CN113128172A
（ 12 ） 用于双时钟架构的超导RSFQ电路布局方法, 发明专利, 2021, 第 1 作者, 专利号: CN113095033A
（ 13 ） 超导处理器及其输入输出控制模块, 发明专利, 2021, 第 4 作者, 专利号: CN112861463A
（ 14 ） 一种超导并行寄存器堆装置, 发明专利, 2020, 第 4 作者, 专利号: CN112114875A
（ 15 ） 一种超导流水线电路及处理器, 发明专利, 2020, 第 4 作者, 专利号: CN112116094A
（ 16 ） 一种生成面向超导RSFQ电路的多扇出信号的方法, 发明专利, 2020, 第 2 作者, 专利号: CN111950216A
（ 2 ） 板间通信接口系统, 发明专利, 2022, 第 2 作者, 专利号: CN202210764461.0
（ 3 ） 超导脉冲计数器, 发明专利, 2022, 第 4 作者, 专利号: CN202210598684.4
（ 4 ） 光纤通信转接系统, 发明专利, 2022, 第 2 作者, 专利号: CN202210764499.8
（ 5 ） 针对低温多芯片计算系统的模拟方法及其系统, 发明专利, 2022, 第 3 作者, 专利号: CN202210880357.8
（ 6 ） 跨平台光纤传输系统, 发明专利, 2022, 第 2 作者, 专利号: CN202210764423.5
（ 7 ） 一种超导二值神经网络加速方法及加速器, 发明专利, 2022, 第 1 作者, 专利号: CN202210513312.7
（ 8 ） 超导译码器装置, 发明专利, 2021, 第 2 作者, 专利号: CN113361718A
（ 9 ） 生成面向超导RSFQ电路的多扇出时钟信号的方法, 发明专利, 2021, 第 1 作者, 专利号: CN113128165A
（ 10 ） 生成面向超导RSFQ电路的多扇出时钟信号的方法, 发明专利, 2021, 第 1 作者, 专利号: CN113128165A
（ 11 ） 超导寄存器堆装置及其控制方法, 发明专利, 2021, 第 2 作者, 专利号: CN113128172A
（ 12 ） 用于双时钟架构的超导RSFQ电路布局方法, 发明专利, 2021, 第 1 作者, 专利号: CN113095033A
（ 13 ） 超导处理器及其输入输出控制模块, 发明专利, 2021, 第 4 作者, 专利号: CN112861463A
（ 14 ） 一种超导并行寄存器堆装置, 发明专利, 2020, 第 4 作者, 专利号: CN112114875A
（ 15 ） 一种超导流水线电路及处理器, 发明专利, 2020, 第 4 作者, 专利号: CN112116094A
（ 16 ） 一种生成面向超导RSFQ电路的多扇出信号的方法, 发明专利, 2020, 第 2 作者, 专利号: CN111950216A
出版信息
发表论文
[1] Design, Automation and Test in Europe Conference. 2024, 通讯作者
[2] 2024 29th Asia and South Pacific Design Automation Conference (ASP-DAC). 2024, 第 3 作者
[3] 2023 IEEE 32nd Asian Test Symposium (ATS). 2023, 第 2 作者
[4] Rongliang Fu, Junying Huang, Mengmeng Wang, Yoshikawa Nobuyuki, Bei Yu, Tsung-Yi Ho, Olivia Chen. BOMIG: A Majority Logic Synthesis Framework for AQFP Logic. 2023 Design, Automation & Test in Europe Conference & Exhibition (DATE). 2023, 第 2 作者
[5] Xinda Chen, Rongliang Fu, Junying Huang, Huawei Cao, Zhimin Zhang, Xiaochun Ye, Tsung-Yi Ho, Dongrui Fan. JRouter: A Multi-Terminal Hierarchical Length-Matching Router under Planar Manhattan Routing Model for RSFQ Circuits. GLSVLSI. 2023, 第 3 作者 通讯作者 null(null): https://dl.acm.org/doi/abs/10.1145/3583781.3590267.
[6] Rongliang Fu, Junying Huang, Haibin Wu, Xiaochun Ye, Dongrui Fan, Tsung-Yi Ho. JBNN: A Hardware Design for Binarized Neural Networks Using Single-Flux-Quantum Circuits. IEEE TRANSACTIONS ON COMPUTERS[J]. 2022, 第 2 作者 通讯作者 771(12): 3203-3214,
[7] Junying Huang, Rongliang Fu, Xiaochun Ye, Dongrui Fan. A survey on superconducting computing technology: circuits, architectures and design tools. CCF Transactions on High Performance Computing[J]. 2022, 第 1 作者
[8] Rongliang Fu, Junying Huang, Zhimin Zhang. Equivalence Checking for Superconducting RSFQ Logic Circuits. Greate Lakes Symposium on VLSI. 2021, 第 2 作者
[9] Rongliang Fu, Guangming Tang, Junying Huang, Zhimin Zhang. An Automatic Placement Algorithm for Superconducting Rapid Single-Flux-Quantum Logic Circuits. IEEE TRANSACTIONS ON APPLIED SUPERCONDUCTIVITY[J]. 2021, 第 3 作者31(5):
[10] Rongliang Fu, Zhimin Zhang, Guangming Tang, Junying Huang, Xiaochun Ye, Dongrui Fan, Ninghui Sun. Design Automation Methodology from RTL to Gate-level Netlist and Schematic for RSFQ Logic Circuits. Great Lakes Symposium on VLSI. 2020, 第 4 作者
[11] Junying Huang, Jing Ye, Xiaochun Ye, Da Wang, Dongrui Fan, Huawei Li, Xiaowei Li, Zhimin Zhang. Instruction Vulnerability Test and Code Optimization against DVFS attack. 2019 IEEE INTERNATIONAL TEST CONFERENCE IN ASIA (ITC-ASIA 2019)[J]. 2019, 第 1 作者49-54,
[12] Kuozhong Zhang, Junying Huang, Jing Ye, Xiaochun Ye, Da Wang, Dongrui Fan, Huawei Li, Xiaowei Li, Zhimin Zhang. iATPG: Instruction-level Automatic Test Program Generation for Vulnerabilities under DVFS attack. 2019 IEEE 25TH INTERNATIONAL SYMPOSIUM ON ON-LINE TESTING AND ROBUST SYSTEM DESIGN (IOLTS 2019)[J]. 2019, 第 2 作者 通讯作者 287-292,
[13] Junying Huang, Colin Yu Lin, Yang Liu, Zhihua Li, Haigang Yang. Size aware placement for island style FPGAs. 2014 International Conference on Field-Programmable Technology (FPT). 2014, 第 1 作者
[2] 2024 29th Asia and South Pacific Design Automation Conference (ASP-DAC). 2024, 第 3 作者
[3] 2023 IEEE 32nd Asian Test Symposium (ATS). 2023, 第 2 作者
[4] Rongliang Fu, Junying Huang, Mengmeng Wang, Yoshikawa Nobuyuki, Bei Yu, Tsung-Yi Ho, Olivia Chen. BOMIG: A Majority Logic Synthesis Framework for AQFP Logic. 2023 Design, Automation & Test in Europe Conference & Exhibition (DATE). 2023, 第 2 作者
[5] Xinda Chen, Rongliang Fu, Junying Huang, Huawei Cao, Zhimin Zhang, Xiaochun Ye, Tsung-Yi Ho, Dongrui Fan. JRouter: A Multi-Terminal Hierarchical Length-Matching Router under Planar Manhattan Routing Model for RSFQ Circuits. GLSVLSI. 2023, 第 3 作者 通讯作者 null(null): https://dl.acm.org/doi/abs/10.1145/3583781.3590267.
[6] Rongliang Fu, Junying Huang, Haibin Wu, Xiaochun Ye, Dongrui Fan, Tsung-Yi Ho. JBNN: A Hardware Design for Binarized Neural Networks Using Single-Flux-Quantum Circuits. IEEE TRANSACTIONS ON COMPUTERS[J]. 2022, 第 2 作者 通讯作者 771(12): 3203-3214,
[7] Junying Huang, Rongliang Fu, Xiaochun Ye, Dongrui Fan. A survey on superconducting computing technology: circuits, architectures and design tools. CCF Transactions on High Performance Computing[J]. 2022, 第 1 作者
[8] Rongliang Fu, Junying Huang, Zhimin Zhang. Equivalence Checking for Superconducting RSFQ Logic Circuits. Greate Lakes Symposium on VLSI. 2021, 第 2 作者
[9] Rongliang Fu, Guangming Tang, Junying Huang, Zhimin Zhang. An Automatic Placement Algorithm for Superconducting Rapid Single-Flux-Quantum Logic Circuits. IEEE TRANSACTIONS ON APPLIED SUPERCONDUCTIVITY[J]. 2021, 第 3 作者31(5):
[10] Rongliang Fu, Zhimin Zhang, Guangming Tang, Junying Huang, Xiaochun Ye, Dongrui Fan, Ninghui Sun. Design Automation Methodology from RTL to Gate-level Netlist and Schematic for RSFQ Logic Circuits. Great Lakes Symposium on VLSI. 2020, 第 4 作者
[11] Junying Huang, Jing Ye, Xiaochun Ye, Da Wang, Dongrui Fan, Huawei Li, Xiaowei Li, Zhimin Zhang. Instruction Vulnerability Test and Code Optimization against DVFS attack. 2019 IEEE INTERNATIONAL TEST CONFERENCE IN ASIA (ITC-ASIA 2019)[J]. 2019, 第 1 作者49-54,
[12] Kuozhong Zhang, Junying Huang, Jing Ye, Xiaochun Ye, Da Wang, Dongrui Fan, Huawei Li, Xiaowei Li, Zhimin Zhang. iATPG: Instruction-level Automatic Test Program Generation for Vulnerabilities under DVFS attack. 2019 IEEE 25TH INTERNATIONAL SYMPOSIUM ON ON-LINE TESTING AND ROBUST SYSTEM DESIGN (IOLTS 2019)[J]. 2019, 第 2 作者 通讯作者 287-292,
[13] Junying Huang, Colin Yu Lin, Yang Liu, Zhihua Li, Haigang Yang. Size aware placement for island style FPGAs. 2014 International Conference on Field-Programmable Technology (FPT). 2014, 第 1 作者
科研活动
科研项目
（ 1 ） 超导计算机研发, 参与, 中国科学院计划, 2018-01--2023-12
（ 2 ） 超低功耗超导智能计算系统, 负责人, 其他, 2021-07--2023-08
（ 3 ） 位串行超导单磁通量子神经网络加速器结构研究, 负责人, 国家任务, 2024-01--2026-12
（ 4 ） 图片视频处理软件开发, 负责人, 其他, 2023-12--2024-12
（ 2 ） 超低功耗超导智能计算系统, 负责人, 其他, 2021-07--2023-08
（ 3 ） 位串行超导单磁通量子神经网络加速器结构研究, 负责人, 国家任务, 2024-01--2026-12
（ 4 ） 图片视频处理软件开发, 负责人, 其他, 2023-12--2024-12