氧化物薄膜晶体管集成及DRAM应用

   

140100-集成电路科学与工程

微电子学与固体电子学

2016-09--2019-06   中国科学院微电子研究所   博士研究生
2012-08--2013-11   香港科技大学   硕士研究生
2007-09--2011-06   西北大学   本科

博士研究生

博士研究生

   

2022-02~现在, 中国科学院微电子研究所, 副研究员
2019-07~2022-01,中国科学院微电子研究所, 助理研究员
2015-07~2016-08,中国科学院微电子研究所, 研究实习员
2013-12~2015-06,Synopsys .inc, 模拟集成电路工程师

   

1. 半导体异质集成技术 2. 新型存储技术

   

[1] 窦春萌, 李智, 李伟增, 叶望, 王琳方, 安俊杰, 高行行, 郭婧蕊, 徐丽华, 汪令飞, 杨冠华, 李泠. 一种2T动态随机存储器单元多值写入电路及方法. CN: CN116721685A, 2023-09-08.

[2] 杨冠华, 刘孟淦, 陈楷飞, 卢文栋, 廖福锡, 吴子竞, 卢年端, 李泠. 一种肖特基薄膜晶体管及其制备方法、应用. CN: CN116581162A, 2023-08-11.

[3] 杨冠华, 刘孟淦, 陈楷飞, 卢文栋, 廖福锡, 吴子竞, 卢年端, 李泠. 一种具有漏栅互联结构的IGZO晶体管及其制备方法. CN: CN116632047A, 2023-08-22.

[4] 杨冠华, 卢年端, 王桂磊, 赵超, 李泠. 一种薄膜晶体管的制备方法及薄膜晶体管. CN: CN116435182A, 2023-07-14.

[5] 李泠, 杨冠华, 卢文栋. 一种三维集成电路及其制造方法. CN: CN115172365A, 2022-10-11.

[6] 陈楷飞, 杨冠华, 李泠, 卢年端. 一种平面晶体管及制造方法. CN: CN114695561A, 2022-07-01.

[7] 李泠, 杨冠华, 廖福锡. 一种垂直晶体管及制造方法. CN: CN115966608A, 2023-04-14.

[8] 刘孟淦, 杨冠华, 李泠, 卢年端. 垂直堆叠的互补场效应晶体管及其制造方法. CN: CN114613772A, 2022-06-10.

[9] 李泠, 杨冠华, 廖福锡. 一种垂直晶体管及制造方法. CN: CN115966607A, 2023-04-14.

[10] 卢年端, 段新绿, 刘明, 李泠, 杨冠华, 陆丛研, 史学文, 王嘉玮, 耿玓, 揣喜臣, 姜文峰. 光学晶体管及其制备方法. CN: CN111048622A, 2020-04-21.

[11] 卢年端, 揣喜臣, 杨冠华, 李泠, 耿玓, 刘明. 场效应晶体管制备方法及场效应晶体管. CN: CN110061063A, 2019-07-26.

[12] 卢年端",null,null,"杨冠华, 耿玓, 刘明. 场效应晶体管及其制备方法. CN: CN110098256A, 2019-08-06.

[13] 卢年端, 揣喜臣, 杨冠华, 李泠, 耿玓, 刘明. 场效应晶体管制备方法及场效应晶体管. CN: CN110112073A, 2019-08-09.

[14] 卢年端, 李泠, 揣喜臣, 杨冠华, 耿玓, 刘明. 基于二维材料的晶体管及其制备方法. CN: CN109671781A, 2019-04-23.

   

（1） First Demonstration of Monolithic Three-dimensional Integration of Ultra-high Density Hybrid IGZO/Si SRAM and IGZO 2T0C DRAM Achieving Record-low Latency (<10ns), Record-low Energy (<10fJ) of Data Transfer and Ultra-long data retention (>5000s), 2024 IEEE Symposium on VLSI Technology and Circuits (VLSI Technology and Circuits), 2024, 通讯作者
（2） Contact Length Scaling in Dual-gate IGZO TFTs, IEEE Electron Device Letters, 2024, 通讯作者
（3） Monolithically Stacked Two Layers of a-IGZO-Based Transistors Upon a-IGZO-Based Analog/Logic Circuits, IEEE Transactions on Electron Devices, 2023, 通讯作者
（4） Reliability-Aware Ultra-Scaled IDG-InGaZnO-FET Compact Model to Enable Cross-layer Co-design for Highly Efficient Analog Computing in 2T0C-DRAM, 2023 International Electron Devices Meeting, 2023, 通讯作者
（5） Improved Multi-bit Statistics of Novel Dual-gate IGZO 2T0C DRAM with In-cell V TH Compensation and ΔVSN /ΔVDATA Boosting Technique, 2023 International Electron Devices Meeting, 2023, 通讯作者
（6） Scaling Dual-Gate Ultra-thin a-IGZO FET to 30 nm Channel Length with Record-high G m,max of 559 µS/µm at V DS =1 V, Record-low DIBL of 10 mV/V and Nearly Ideal SS of 63 mV/dec, 2022 IEEE Symposium on VLSI Technology and Circuits (VLSI Technology and Circuits), 2022, 通讯作者
（7） First Demonstration of Dual-Gate IGZO 2T0C DRAM with Novel Read Operation, One Bit Line in Single Cell, ION =1500 μA/μm@VDS =1V and Retention Time>300s, 2022 IEEE International Electron Devices Meeting, 2022, 通讯作者
（8） Analog Monolayer MoS2 Transistor with Record-high Intrinsic Gain (>100 dB) and Ultra-low Saturation Voltage (<0.1 V) by Source Engineering, 2021 IEEE Symposium on VLSI Technology and Circuits (VLSI Technology and Circuits), 2021, 通讯作者
（9） Scaling MoS 2 NCFET to 83 nm with Record-low Ratio of SS ave /SS Ref .=0.177 and Minimum 20 mV Hysteresis, 2020 International Electron Devices Meeting, 2021, 第 1 作者
（10） Possible Luttinger liquid behavior of edge transport in monolayer transition metal dichalcogenide crystals, Nature Communications, 2020, 第 1 作者
（11） Anomalous Positive Bias Stress Instability in MoS 2 Transistors With High-Hydrogen-Concentration SiO 2 Gate Dielectrics, IEEE Electron Device Letters, 2019, 第 1 作者

   

（ 1 ） 基于短沟道双栅IGZO晶体管的2T0C DRAM技术研究, 负责人, 国家任务, 2023-11--2026-10
（ 2 ） 中国科学院青年促进会第12批会员, 负责人, 中国科学院计划, 2022-02--2026-12