基本信息
许高博  男  硕导  中国科学院微电子研究所
电子邮件: xugaobo@ime.ac.cn
通信地址: 北京市朝阳区北土城西路3号
邮政编码: 100029

研究领域

新型半导体器件

集成电路先导工艺

氧化铪基铁电材料与器件

薄膜晶体管与三维集成

先进半导体探测器

招生信息

   
招生专业
080903-微电子学与固体电子学
085400-电子信息
招生方向
集成电路工程
集成电路先导工艺技术

教育背景

2016-11--2017-12   德克萨斯大学奥斯汀分校   访问学者
2003-09--2009-07   中国科学院微电子研究所   工学博士
1998-09--2002-07   山东大学   工学学士

工作经历

   
工作简历
2021-07~现在, 中国科学院微电子研究所, 研究员
2011-09~2021-07,中国科学院微电子研究所, 副研究员
2009-07~2011-09,中国科学院微电子研究所, 助理研究员

专利与奖励

   
奖励信息
(1) 中科院微电子所研究生喜爱的导师, 研究所(学校), 2021
(2) 中科院微电子所先导中心科研之星, 其他, 2020
(3) 中科院微电子所先导中心科研之星, 其他, 2019
(4) 中科院微电子所先导中心科研之星, 其他, 2018
(5) 中国科学院微电子研究所优秀共产党员, 研究所(学校), 2016
(6) 中国科学院微电子研究所先进工作者, , 研究所(学校), 2014
(7) 中国科学院微电子器件与集成技术重点实验室优秀员工, 研究所(学校), 2012
专利成果
[1] 殷华湘, 张青竹, 张兆浩, 许高博. 垂直纳米线晶体管与其制作方法. CN: CN108428634B, 2022-02-22.

[2] 许高博, 殷华湘, 徐秋霞, 田国良, 颜刚平, 翟琼华, 丁明正. 一种半导体器件及制备方法. CN: CN113793806A, 2021-12-14.

[3] 徐秋霞, 许高博, 周华杰, 朱慧珑, 陈大鹏. 半导体器件的制造方法. KR: CN107293492B, 2021-10-29.

[4] 田国良, 许高博, 殷华湘, 刘金彪. 一种铁电薄膜及其沉积方法、应用. CN: CN113178478A, 2021-07-27.

[5] 许高博, 徐秋霞. 一种存储器及其制造方法. CN: CN113013235A, 2021-06-22.

[6] 许高博, 殷华湘, 翟琼华. 一种漂移探测器的双面制备方法及漂移探测器. CN: CN110854222B, 2021-04-06.

[7] 许高博, 殷华湘, 翟琼华. 一种漂移探测器的制备方法及漂移探测器. CN: CN110854223B, 2021-04-06.

[8] 颜刚平, 许高博, 毕津顺, 习凯, 李博, 殷华湘, 王文武. 一种绝缘体上半导体结构及其抗总剂量辐照加固方法. CN: CN112086516A, 2020-12-15.

[9] 殷华湘, 许高博, 翟琼华, 傅剑宇. X射线阵列传感器、探测器及其制作方法. CN: CN111799351A, 2020-10-20.

[10] 许高博, 殷华湘, 徐秋霞. 隧穿场效应晶体管及其制造方法. 中国: CN106558609B, 2020-01-10.

[11] 殷华湘, 潘宇, 张兆浩, 许高博. 半导体器件与其制作方法. CN: CN108493246A, 2018-09-04.

[12] 殷华湘, 张青竹, 张兆浩, 许高博. 垂直纳米线晶体管与其制作方法. CN: CN108428634A, 2018-08-21.

[13] 殷华湘, 顾杰, 张青竹, 许高博, 吴振华. 量子点器件及其制作方法. CN: CN108417635A, 2018-08-17.

[14] 徐秋霞, 周娜, 李俊峰, 洪培真, 许高博, 孟令款, 贺晓彬, 陈大鹏, 叶甜春. 纳米线阵列围栅MOSFET结构及其制作方法. CN: CN108364910A, 2018-08-03.

[15] 许高博, 殷华湘, 徐秋霞. 隧穿场效应晶体管及其制造方法. CN: CN108369960A, 2018-08-03.

[16] 陶桂龙, 许高博, 毕津顺, 徐秋霞. 一种遂穿场效应晶体管及其制造方法. CN: CN108321197A, 2018-07-24.

[17] 许高博, 徐秋霞. 隧穿场效应晶体管及其制造方法. CN: CN108140673A, 2018-06-08.

[18] 徐秋霞, 许高博, 陶桂龙, 李俊峰, 陈大鹏, 叶甜春. N型MOSFET的制作方法. CN: CN108039368A, 2018-05-15.

[19] 许高博, 徐秋霞. 一种半导体器件的制造方法. CN: CN108010966A, 2018-05-08.

[20] 徐秋霞, 许高博, 陶桂龙, 李俊峰, 陈大鹏, 叶甜春. 半导体CMOS器件的制作方法. CN: CN107910298A, 2018-04-13.

[21] 殷华湘, 徐秋霞, 许高博, 孟令款, 杨涛, 陈大鹏. 半导体器件的制造方法. JP: CN107845605A, 2018-03-27.

[22] 徐秋霞, 许高博, 陶桂龙, 李俊峰, 陈大鹏, 叶甜春. P型MOSFET的制作方法. CN: CN107749398A, 2018-03-02.

[23] 许高博, 徐秋霞. 一种半导体器件的制造方法. CN: CN103594370B, 2016-07-06.

[24] 徐秋霞, 赵超, 许高博. CMOS器件及其制造方法. CN: CN105428361A, 2016-03-23.

[25] 许高博, 徐秋霞. n型半导体器件及其制造方法. CN: CN102856377B, 2015-11-25.

[26] 许高博, 徐秋霞. 一种半导体器件的制造方法. CN: CN104979186A, 2015-10-14.

[27] 许高博, 徐秋霞. 一种栅堆叠及其制造方法. CN: CN104377236A, 2015-02-25.

[28] 许高博, 殷华湘, 徐秋霞. 半导体器件制造方法. CN: CN104078363A, 2014-10-01.

[29] 许高博, 徐秋霞. 等平面场氧化隔离结构及其形成方法. CN: CN103855072A, 2014-06-11.

[30] 徐秋霞, 许高博, 周华杰, 朱慧珑, 陈大鹏. P型MOSFET的制造方法. CN: CN103855007A, 2014-06-11.

[31] 徐秋霞, 朱慧珑, 许高博, 周华杰. N型MOSFET的制造方法. CN: CN103855013A, 2014-06-11.

[32] 徐秋霞, 许高博, 周华杰, 朱慧珑. N型MOSFET的制造方法. CN: CN103855012A, 2014-06-11.

[33] 徐秋霞, 朱慧珑, 周华杰, 许高博, 梁擎擎. P型MOSFET的制造方法. CN: CN103854983A, 2014-06-11.

[34] 许高博, 徐秋霞. 形成半导体器件替代栅的方法以及制造半导体器件的方法. CN: CN103854980A, 2014-06-11.

[35] 徐秋霞, 许高博. 一种提高电子束曝光效率的方法. CN: CN102466966B, 2014-04-02.

[36] 徐秋霞, 梁擎擎, 吴昊, 许高博, 周华杰. 超陡倒掺杂沟道的形成方法、半导体器件及其制造方法. CN: CN103367128A, 2013-10-23.

[37] 徐秋霞, 许高博. 一种分子尺度界面SiO 2 的形成和控制方法. 中国: CN103137460A, 2013-06-05.

[38] 尹海洲, 蒋葳, 许高博. 一种半导体结构及其制造方法. 中国: CN103107091A, 2013-05-15.

[39] 徐秋霞, 李永亮, 许高博. 一种互补型金属氧化物半导体场效应晶体管的制备方法. CN: CN102915917A, 2013-02-06.

[40] 许高博, 徐秋霞. 一种半导体器件的替代栅集成方法. CN: CN102856180A, 2013-01-02.

[41] 徐秋霞, 朱慧珑, 许高博, 周华杰, 陈大鹏. 半导体器件的制造方法. CN: CN101958278B, 2012-12-12.

[42] 许高博, 徐秋霞. 一种高k栅介质界面优化方法. CN: CN102810468A, 2012-12-05.

[43] 胡爱斌, 许高博, 徐秋霞. 锗衬底上制备金属-氧化物-半导体场效应晶体管方法. CN: CN102737999A, 2012-10-17.

[44] 许高博, 徐秋霞. 一种栅极刻蚀的方法. CN: CN102456569A, 2012-05-16.

[45] 许高博, 徐秋霞. p型半导体器件及其制造方法. 中国: CN102339858A, 2012-02-01.

[46] 徐秋霞, 许高博. 一种用于CMOS器件的双金属栅双高介质的集成方法. CN: CN102280376A, 2011-12-14.

[47] 徐秋霞, 许高博. 一种适用于NMOS器件的金属栅功函数的调节方法. CN: CN102254805A, 2011-11-23.

[48] 徐秋霞, 许高博. 一种用于PMOS器件的金属栅功函数的调节方法. CN: CN102074469A, 2011-05-25.

[49] 徐秋霞, 朱慧珑, 许高博, 周华杰, 梁擎擎, 陈大鹏, 赵超. 半导体器件的制造方法. JP: CN102044494A, 2011-05-04.

[50] 许高博, 徐秋霞. 一种钼铝氮金属栅的制备方法. CN: CN101930915A, 2010-12-29.

[51] 徐秋霞, 许高博. 一种双金属栅功函数的调节方法. CN: CN101800196A, 2010-08-11.

[52] 许高博, 徐秋霞. 一种钽铝氮金属栅的制备方法. CN: CN101800173A, 2010-08-11.

[53] 许高博, 徐秋霞. 一种铪硅铝氧氮高介电常数栅介质的制备方法. CN: CN101800178A, 2010-08-11.

[54] 许高博, 徐秋霞. 一种隧穿场效应晶体管及其制造方法. CN: CN101777580A, 2010-07-14.

[55] 徐秋霞, 许高博, 柴淑敏. 一种栅介质/金属栅集成结构的制备方法. CN: CN101728257A, 2010-06-09.

[56] 许高博, 徐秋霞, 柴淑敏. 一种制备高介电常数栅介质薄膜铪硅氧氮的方法. CN: CN101447420A, 2009-06-03.

出版信息

   
发表论文
(1) Narrow Sub-Fin Technique for Suppressing Parasitic-Channel Effect in Stacked Nanosheet Transistors, IEEE Journal of the Electron Devices Society, 2022, 第 8 作者
(2) Physical Thickness 1.5-nm HfZrO Negative Capacitance NMOSFETs, IEEE TRANSACTIONS ON ELECTRON DEVICES, 2021, 第 3 作者
(3) Quantum Dot With a Diamond-Shaped Channel MOSFET on a Bulk Si Substrate, IEEE TRANSACTIONS ON ELECTRON DEVICES, 2021, 第 9 作者
(4) Optimization of Structure and Electrical Characteristics for Four-Layer Vertically-Stacked Horizontal Gate-All-Around Si Nanosheets Devices, NANOMATERIALS, 2021, 第 15 作者
(5) Endurance Characteristics of Negative Capacitance FinFETs With Negligible Hysteresis, IEEE ELECTRON DEVICE LETTERS, 2021, 第 4 作者
(6) Optimization of zero-level interlayer dielectric materials for gate-all-around silicon nanowire channel fabrication in a replacement metal gate process, MATERIALS SCIENCE IN SEMICONDUCTOR PROCESSING, 2021, 第 15 作者
(7) Influence of Applied Stress on the Ferroelectricity of Thin Zr-Doped HfO2 Films, APPLIED SCIENCES-BASEL, 2021, 第 4 作者
(8) Investigation of ferroelectric field-effect transistors using a replacement metal gate process, SEMICONDUCTOR SCIENCE AND TECHNOLOGY, 2021, 其他(合作组作者)
(9) Cryogenic Transport Characteristics of P-Type Gate-All-Around Silicon Nanowire MOSFETs, NANOMATERIALS, 2021, 其他(合作组作者)
(10) Investigation of time domain characteristics of negative capacitance FinFET by pulse-train approaches, Journal of Semiconductors, 2021, 第 5 作者
(11) Analysis of Single Event Effects in Capacitor-Less 1T-DRAM Based on an InGaAs Transistor, IEEE TRANSACTIONS ON ELECTRON DEVICES, 2021, 通讯作者
(12) A Sensitivity Controllable Thermopile Infrared Sensor by Monolithic Integration of a N-channel Metal Oxide Semiconductor, ECS JOURNAL OF SOLID STATE SCIENCE AND TECHNOLOGY, 2021, 第 2 作者
(13) Vertical Sandwich GAA FETs With Self-Aligned High-k Metal Gate Made by Quasi Atomic Layer Etching Process, IEEE TRANSACTIONS ON ELECTRON DEVICES, 2021, 
(14) 一种硅漂移探测器的优化设计与特性研究, Optimized Structure Design and Electrical Characteristics Study on a Silicon Drift Detector, 传感技术学报, 2020, 第 4 作者
(15) Simulation of Total Ionizing Dose (TID) Effects Mitigation Technique for 22 nm Fully-Depleted Silicon-on-Insulator (FDSOI) Transistor, IEEE ACCESS, 2020, 通讯作者
(16) 3D NAND中基于SEG高度失效模型的DPPM预测算法, DPPM Prediction Algorithm Based on SEG Height Failure Model in 3D NAND, 电子产品可靠性与环境试验, 2020, 第 3 作者
(17) Investigation on thermal stability of Si0.7Ge0.3/Si stacked multilayer for gate-all-around MOSFETS, SEMICONDUCTOR SCIENCE AND TECHNOLOGY, 2020, 第11作者
(18) Hf0.5Zr0.5O2-based ferroelectric bionic electronic synapse device with highly symmetrical and linearity weight modification, ELECTRONICS LETTERS, 2020, 第 3 作者
(19) Investigation on the formation technique of SiGe Fin for the high mobility channel FinFET device, JOURNAL OF MATERIALS SCIENCE-MATERIALS IN ELECTRONICS, 2020, 第 10 作者
(20) Heavy ion induced single-event-transient effects in nanoscale ferroelectric vertical tunneling transistors by TCAD simulation, SEMICONDUCTOR SCIENCE AND TECHNOLOGY, 2020, 通讯作者
(21) Single-event-transient effects in silicon-on-insulator ferroelectric double-gate vertical tunneling field effect transistors, SCIENCE CHINA-INFORMATION SCIENCES, 2020, 通讯作者
(22) Fabrication and Characterization of a Novel Si Line Tunneling TFET With High Drive Current, IEEE JOURNAL OF THE ELECTRON DEVICES SOCIETY, 2020, 通讯作者
(23) Accumulative total ionizing dose (TID) and transient dose rate (TDR) effects on planar and vertical ferroelectric tunneling-field-effect-transistors (TFET), MICROELECTRONICS RELIABILITY, 2020, 通讯作者
(24) Total ionization dose effects of N-type tunnel field effect transistor (TFET) with ultra-shallow pocket junction, APPLIED PHYSICS A-MATERIALS SCIENCE & PROCESSING, 2020, 通讯作者
(25) A novel three-layer graded SiGe strain relaxed buffer for the high crystal quality and strained Si0.5Ge0.5 layer epitaxial grown, JOURNAL OF MATERIALS SCIENCE-MATERIALS IN ELECTRONICS, 2019, 第 8 作者
(26) High crystal quality strained Si0.5Ge0.5 layer with a thickness of up to 50 nm grown on the three-layer SiGe strain relaxed buffer, MATERIALS SCIENCE IN SEMICONDUCTOR PROCESSING, 2019, 第 8 作者
(27) Hf0.5Zr0.5O2基铁电电容器的特性研究, Study on Characteristics of Hf0.5Zr0.5O2-Based Ferroelectric Capacitors, 微电子学, 2019, 第 3 作者
(28) Process optimization of the Si0.7Ge0.3 Fin Formation for the STI first scheme, SEMICONDUCTOR SCIENCE AND TECHNOLOGY, 2019, 第 7 作者
(29) Study of -ray radiation influence on SiO2/HfO2/Al2O3/HfO2/Al2O3 memory capacitor by C-V and DLTS, JOURNAL OF MATERIALS SCIENCE-MATERIALS IN ELECTRONICS, 2019, 第 15 作者
(30) FinFET With Improved Subthreshold Swing and Drain Current Using 3-nm Ferroelectric Hf0.5Zr0.5O2, IEEE ELECTRON DEVICE LETTERS, 2019, 第 2 作者
(31) 一种新型隧穿场效应晶体管, A New Type of Tunneling-FET, 半导体技术, 2019, 第 2 作者
(32) Beyond SiOx: an active electronics resurgence and biomimetic reactive oxygen species production and regulation from mitochondria, JOURNAL OF MATERIALS CHEMISTRY C, 2018, 第 5 作者
(33) Study of γ-ray irradiation influence on TiN/HfO2/Si MOS capacitor by C-V and DLTS, Superlattices and Microstructures, 2018, 第 10 作者
(34) Study of gamma-ray irradiation influence on TiN/HfO2/Si MOS capacitor by C-V and DLTS, SUPERLATTICES AND MICROSTRUCTURES, 2018, 第 10 作者
(35) Total Ionization Dose Effects on Charge Storage Capability of Al2O3/HfO2/Al2O3-Based Charge Trapping Memory Cell, Total Ionization Dose Effects on Charge Storage Capability of Al2O3/HfO2/Al2O3-Based Charge Trapping Memory Cell, CHINESE PHYSICS LETTERS, 2018, 第 3 作者
(36) Band-Edge Work Function Obtained by Plasma Doping TiN Metal Gate for nMOS Device Application, IEEE TRANSACTIONS ON ELECTRON DEVICES, 2018, 第 3 作者
(37) Internal filament modulation in low-dielectric gap design for built-in selector-less resistive switching memory application, JOURNAL OF PHYSICS D-APPLIED PHYSICS, 2018, 第 8 作者
(38) 隧穿场效应晶体管的研究进展, Research Progress of Tunnel Field-Effect Transistors, 微纳电子技术, 2018, 第 2 作者
(39) Total ionizing dose effects and annealing behaviors of HfO_2-based MOS capacitor, Total ionizing dose effects and annealing behaviors of HfO_2-based MOS capacitor, 中国科学:信息科学(英文版), 2017, 第 3 作者
(40) Silicon-Based Ⅲ-Ⅴ Nanowires and Several Semiconductor Devices, Silicon-Based Ⅲ-Ⅴ Nanowires and Several Semiconductor Devices, 半导体技术, 2017, 第 2 作者
(41) Total ionizing dose effects and annealing behaviors of HfO_2-based MOS capacitor, SCIENCE CHINA-INFORMATION SCIENCES, 2017, 第 2 作者
(42) Attainment of dual-band edge work function by using a single metal gate and single high-k dielectric via ion implantation for HP CMOS device, SOLID-STATE ELECTRONICS, 2016, 
(43) FOI FinFET with Ultra-low Parasitic Resistance Enabled by Fully Metallic Source and Drain Formation on Isolated Bulk-Fin, 2016 IEEE International Electron Devices Meeting: IEDM 2016, San Francisco, California, USA, 3-7 December 2016, pages 452-929, v.2, 2016, 第 18 作者
(44) Ion-Implanted TiN Metal Gate With Dual Band-Edge Work Function and Excellent Reliability for Advanced CMOS Device Applications, IEEE TRANSACTIONS ON ELECTRON DEVICES, 2015, 第 2 作者
(45) Study of Si Green Transistor with an Ultra-shallow Pocket Junction, 2014, 第11作者
(46) Investigation of Key Technologies for Poly-Si/TaN/HfLaON/IL SiO2 Gate-Stacks in Advanced Device Applications, IEEE TRANSACTIONS ON ELECTRON DEVICES, 2014, 第 2 作者
(47) A high performance HfSiON/TaN NMOSFET fabricated using a gate-last process, CHINESE PHYSICS B, 2013, 通讯作者
(48) Application of Atomic Layer Deposition Tungsten (ALD W) as Gate Filling Metal for 22 nm and Beyond Nodes CMOS Technology, ATOMIC LAYER DEPOSITION APPLICATIONS 9, 2013, 第 6 作者
(49) Characterization of HfSiAlON/MoAlN PMOSFET Fabricated by Using a Novel Gate-Last Process, Chinese Physcs Letters, 2013, 第11作者
(50) Characteristics of HfLaON/SiO2 Gate Stack prepared using Reactive Sputtering, ECS Transactions, 2013, 第11作者
(51) CMP-Less Planarization Technology with SOG/LTO Etchback for Low-Cost High-k/Metal Gate-Last Integration, ECS JOURNAL OF SOLID STATE SCIENCE AND TECHNOLOGY, 2013, 第 4 作者
(52) Characterization of HfSiAlON/MoAlN PMOSFETs Fabricated by Using a Novel Gate-Last Process, Characterization of HfSiAlON/MoAlN PMOSFETs Fabricated by Using a Novel Gate-Last Process, CHINESE PHYSICS LETTERS, 2013, 通讯作者
(53) HfSiON High-k Layer Compatibility Study with TetraMethyl Ammonium Hydroxide (TMAH) Solution, ELECTROCHEMICAL AND SOLID STATE LETTERS, 2012, 
(54) Characteristics of HfSiAlON Gate Dielectric Prepared by Physical Vapor Deposition, ECS Transactions, 2011, 第11作者
(55) CMP-less Planarization Technology with SOG/LTO Etchback for Low Cost 70nm Gate-Last Process, CHINA SEMICONDUCTOR TECHNOLOGY INTERNATIONAL CONFERENCE 2011 (CSTIC 2011), 2011, 第 3 作者
(56) Gallium-Incorporated TiN Metal Gate With Band-Edge Work Function and Excellent Thermal Stability for PMOS Device Applications, IEEE ELECTRON DEVICE LETTERS, 2011, 第 2 作者
(57) Thermal stability of HfTaON films prepared by physical vapor deposition, Thermal stability of HfTaON films prepared by physical vapor deposition, JOURNAL OF SEMICONDUCTORS, 2009, 通讯作者
(58) Characteristics of high-quality HfSiON gate dielectric prepared by physical vapour deposition, CHINESE PHYSICS B, 2009, 通讯作者
(59) Study on characteristics of thermally stable HfLaON gate dielectric with TaN metal gate, APPLIED PHYSICS LETTERS, 2008, 第 2 作者
(60) 源漏硅化物扩散层分离技术对SOINMOS抗ESD的影响, Influence of silicide on the ESD protection in SOI NMOSFETs, 功能材料与器件学报, 2008, 第 2 作者
(61) 先进的Hf基高k栅介质研究进展, Development of Advanced Hf Based High-k Gate Dielectrics, 电子器件, 2007, 第 1 作者
(62) 采用LOCOS隔离的部分耗尽SOI器件的窄沟道效应, Narrow Channel Effect of PD MOSFETs with LOCOS Isolation, 电子器件, 2007, 第 2 作者

科研活动

   
科研项目

( 1 ) 低功耗隧穿场效应晶体管研究及制备, 主持, 研究所自选, 2013-01--2013-12
( 2 ) 双金属栅CMOS器件的可靠性退化机制及其抑制方法研究, 参与, 国家任务, 2014-01--2016-12
( 3 ) 离子掺杂高k栅介质/金属栅技术研究及理论分析, 主持, 研究所自选, 2015-09--2016-08
( 4 ) 碳基纳米电子器件与集成, 参与, 国家任务, 2016-07--2021-06
( 5 ) 二维小像素探测器, 子课题负责人, 国家任务, 2016-07--2021-06
( 6 ) 高迁移率二维料铟硒及其异质结构的物性、量子输运性质调控和器件应用研究, 参与, 国家任务, 2018-01--2021-12
( 7 ) FINFET器件研究及制备, 主持, 企业合作, 2018-03--2018-11
( 8 ) 超陡亚阈值摆幅低功耗新原理器件, 参与, 地方任务, 2018-08--2021-08 
( 9 ) 新型铁电材料与器件研究及制备, 主持, 企业合作, 2018-12--2019-07
( 10 ) 新型铁电存储器技术, 子课题负责人, 国家任务, 2018-01--2020-12
( 11 ) 像素探测器芯片研制, 主持, 企业合作, 2019-06--2020-05
( 12 ) 超高时间分辨探测器研制, 主持, 企业合作, 2019-11--2021-12
( 13 ) 面向自由电子激光的大阵列硅基探测器关键技术研制, 参与, 中国科学院计划, 2020-01--2022-12
( 14 ) 高密度三维IGZO DRAM存储器PVD, 主持地方任务, 2022-01--2024-12
( 15 ) 超高帧频大动态范围X射线探测系统, 参与, 国家任务, 2022-01--2026-12

指导学生

已指导学生

陶桂龙  硕士研究生  085209-集成电路工程  

李治昊  硕士研究生  085208-电子与通信工程  

现指导学生

颜刚平  硕士研究生  080903-微电子学与固体电子学  

宋智雨  硕士研究生  085400-电子信息  

闫乙男  硕士研究生  085400-电子信息  

张落云  硕士研究生  085400-电子信息  

包运娇  博士研究生  080903-微电子学与固体电子学