计算光刻，物理设计，集成电路三维制造，机器学习

   

140100-集成电路科学与工程
080903-微电子学与固体电子学

计算光刻，集成电路设计自动化，智能化EDA
集成电路设计自动化

2017-09--2021-06   中国科学院微电子研究所   工学博士
2012-09--2013-10   University College London   理学硕士
2008-09--2012-06   电子科技大学   工学学士

   

2022-09~现在, 中国科学院微电子研究所, 副研究员
2017-04~2022-08,中国科学院微电子研究所, 助理研究员
2014-03~2017-04,中国科学院微电子研究所, 研究实习员

2026-04-15-今,北京电子学会青年工作委员会, 青年委员
2025-01-01-今,中国光学学会光刻技术专业委员会, 委员
2025-01-01-今,北京集成电路学会, 会员
2024-01-01-今,中国科学院青促会工程与装备分会, 委员
2024-01-01-今,中国科学院青促会微电子所小组, 副组长
2017-10-01-今,国际先进光刻技术研讨会IWAPS, 学术出版负责人

   

（1） 2025年全国颠覆性技术创新大赛, 二等奖, 其他, 2025
（2） “志研匠芯”杰出指导实践奖, 特等奖, 研究所（学校）, 2025
（3） 首都科技工作者科学可视化大赛, 市地级, 2025
（4） 中国科学院微电子研究所芯光奖, , 其他, 2025
（5） 2025年度中国电子学会科学技术奖科技进步奖, 二等奖, 其他, 2025
（6） 北京市高层次创新创业人才支持计划科技新星计划, , 省级, 2025
（7） 华为公司优秀技术合作项目奖, , 其他, 2024
（8） 中国科学院微电子研究所芯光奖, , 其他, 2024
（9） 中国科学院微电子研究所先进工作者, , 研究所（学校）, 2023
（10） 2023年度中国光学学会科技创新奖科技进步奖, 一等奖, 其他, 2023
（11） 2023年度北京市科学技术奖科学技术进步奖, 二等奖, 省级, 2023
（12） 北京市科学技术协会青年人才托举工程, 省级, 2022
（13） 中国科学院微电子研究所先进工作者, , 研究所（学校）, 2020
（14） 科研新星, 一等奖, 研究所（学校）, 2019

（ 1 ） 基于确定性筛选实验的像差处理方法、电子设备及介质, 发明专利, 2024, 第 3 作者, 专利号: CN117950276A

（ 2 ） 一种光刻工艺禁止周期确定方法及装置, 发明授权, 2024, 第 4 作者, 专利号: CN113064328B

（ 3 ） 像差处理方法、电子设备及存储介质, 发明专利, 2024, 第 3 作者, 专利号: CN117518743A

（ 4 ） 信息处理方法、装置、电子设备及存储介质, 发明专利, 2023, 第 3 作者, 专利号: CN117170194A

（ 5 ） 像差的预算范围确定方法、装置、存储介质及计算机设备, 发明专利, 2023, 第 3 作者, 专利号: CN116819895A

（ 6 ） 参数预算范围的确定方法、装置、存储介质及计算机设备, 发明专利, 2023, 第 3 作者, 专利号: CN116819897A

（ 7 ） 光刻参数范围的确定方法、装置、存储介质及计算机设备, 发明专利, 2023, 第 3 作者, 专利号: CN116819896A

（ 8 ） 光刻机投影物镜远心偏差的预测方法、装置、系统和介质, 发明专利, 2023, 第 5 作者, 专利号: CN115639731A

（ 9 ） 光刻胶模型校准的优化图形选择方法、装置、系统和介质, 发明专利, 2023, 第 4 作者, 专利号: CN115616874A

（ 10 ） 一种判断通孔开路缺陷的方法及其应用, 发明专利, 2022, 第 1 作者, 专利号: CN114441925A

（ 11 ） 一种判断通孔开路缺陷的方法及其应用, 发明专利, 2022, 第 1 作者, 专利号: CN114441925A

（ 12 ） 一种基板及其制备方法, 发明授权, 2022, 第 5 作者, 专利号: CN110739206B

（ 13 ） 一种确定光刻工艺节点禁止周期的方法及仿真方法, 发明专利, 2021, 第 6 作者, 专利号: CN111025856B

（ 14 ） 一种光刻工艺禁止周期确定方法及装置, 发明专利, 2021, 第 4 作者, 专利号: CN113064328A

（ 15 ） 辅助图形的添加方法、添加装置、存储介质和处理器, 发明专利, 2019, 第 1 作者, 专利号: CN110221516A

（ 16 ） 一种基于版图几何特征匹配的光刻解决方案预测方法, 专利授权, 2017, 第 6 作者, 专利号: CN106773541A

（ 17 ） 一种版图设计规则的优化方法及系统, 专利授权, 2016, 第 1 作者, 专利号: CN105825036A

（ 18 ） 五级衍射光栅结构及其制备方法、晶圆光刻对准方法, 发明专利, 2016, 第 3 作者, 专利号: CN105607435A

（ 19 ） 七级衍射光栅结构及其制备方法、晶圆光刻对准方法, 发明专利, 2016, 第 3 作者, 专利号: CN105549138A

   

（1） EPE contribution analysis method of multiple patterning lithography by Monte Carlo and Sobol sensitivity analysis, Nanoscale Advances, 2026, 第 2 作者  通讯作者
（2） Curvilinear Mask Technology for Integrated Circuit Lithography, Light: Advanced Manufacturing, 2026, 第 3 作者
（3） Radial distortion-aware digital micromirror device (DMD)-based inverse lithography technology, Microelectronics Journal, 2026, 第 4 作者
（4） Lightweight GF-TCN for the Fast Circuit Performance Prediction of Nanosheet FETs, IEEE Electron Device Letters, 2026, 第 5 作者
（5） MSG-GAN: Enabling Constrained Test Pattern Generation for Integrated circuits Advanced Manufacturing, ICSICT, 2026, 第 4 作者
（6） Reinforcement Learning-based Detailed Routing for Lithography Hotspot Reduction, ICSICT, 2026, 第 4 作者
（7） Analysis of LER Impact on Nanosheet GAAFETs, ICSICT, 2026, 第 3 作者
（8） 面向多重曝光版图分解的风险感知预着色图形选择方法, 光学学报, 2026, 第 2 作者  通讯作者
（9） CAUNet-MPC: Contour-aware U-Net for efficient and high-fidelity self-supervised mask process correction, Journal of Vacuum Science & Technology B, 2026, 第 5 作者
（10） The Investigation of Deep Generative Models for Statistical BSIM Parameter Generation, IEEE Transactions on Electron Devices, 2026, 第 4 作者
（11） A Scalable Modeling of Void Defects in Monolithic Inter-tier Via, 2026 IEEE International Interconnect Technology Conference, 2026, 第 3 作者
（12） Soft-Constrained Triple Patterning Layout Decomposition, International Conference on Computer Design, 2026, 第 4 作者
（13） 极紫外光刻像差模型驱动的机台-工艺-设计协同优化, Aberration-Model-Driven Scanner-Process-Design Co-Optimization for Extreme Ultraviolet Lithography , 光学学报, 2026, 第 2 作者  通讯作者
（14） Lithography-guided CycleGAN: efficient nearly rectangular subresolution assist feature generation, J. Micro/Nanopattern. Mater. Metrol., 2026, 第 3 作者
（15） Scalable Modeling and Analysis of Heterogeneous TSV-Bump Structures, Microelectronics Journal, 2026, 第 3 作者
（16） Random Layout Generation for Middle of Line in Multiple Patterning Technology, CSTIC 2026, 2026, 第 2 作者  通讯作者
（17） Methodology on Adaptive Iterative Step in Inverse Lithography, 2025 Conference of Science and Technology of Integrated Circuits (CSTIC), 2025, 第 2 作者  通讯作者
（18） Technique of mask optimization for achieving the maximal effective litho-CPW, Optics Express, 2025, 第 3 作者  通讯作者
（19） The Rect-SRAF Method in Inverse Lithography Technology, Optics Express, 2025, 第 2 作者  通讯作者
（20） 反演光刻技术的研究进展, Research Progress of Inverse Lithography Technology, 电子与信息学报, 2025, 第 2 作者
（21） Aberration model in extreme ultraviolet lithography for device reliability, Optics Express, 2025, 第 2 作者  通讯作者
（22） 基于模型的光学邻近效应修正应用技术（特邀）, Model-Based Optical Proximity Correction Application Technology (Invited), 光学学报, 2025, 第 5 作者
（23） A Post-Routing Layout Optimization Framework for Lithography Process Window Enlargement, IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2025, 第 4 作者
（24） Context-OPCGAN: Context-Aware OPC Modeling with Generative Adversarial Networks, International Conference on Simulation of Semiconductor Processes and Devices, 2025, 第 4 作者
（25） Preparation, Characterization, and Simulation Prediction of MoS2 Transistors, IEEE TRANSACTIONS ON ELECTRON DEVICES, 2025, 第 3 作者
（26） Feature clustering-driven data augmentation in multi-level hotspot detection for integrated circuits based on GAN, 2025 IEEE 16th International Conference on ASIC (ASICON 2025), 2025, 第 4 作者
（27） 基于模型的光学邻近效应修正应用技术（特邀）, 光学学报, 2025, 第 5 作者
（28） 反演光刻技术的研究进展, 电子与信息学报, 2025, 第 2 作者
（29） Probability distribution-based method for aberration budgeting in EUV lithography, Optics Express, 2024, 第 2 作者  通讯作者
（30） A fast method for aerial image blur evaluation, SPIE, 2024, 第 3 作者
（31） Identification of key aberrations that affect pattern imaging in EUVL, Proc. of SPIE, 2024, 
（32） Dynamic budget analysis of multiple parameters in a lithography system based on the superposition of light intensity fluctuations, Optics Express, 2024, 第 2 作者  通讯作者
（33） Budget analysis of multiple parameters in EUV lithography system based on support vector machine, IEEE, 2024, 第 2 作者  通讯作者
（34） The impact of aberrations in extreme ultraviolet lithography systems on exposure results, SPIE, 2024, 第 2 作者  通讯作者
（35） Automated Lithography Resolution Enhancement with Deep Learning Enabled Layout Modification during Physical Design Stage, GLSVLSI, 2024, 第 3 作者
（36） An Automatic Insertion Scheme of Extra Via for DSA-MP Hybrid Lithography, GLSVLSI, 2024, 第 2 作者  通讯作者
（37） A Semi-Empirical Approach for Predicting LER Statistical Distribution in Advanced Nodes, SPIE, 2024, 第 2 作者
（38） Automated Lithography Resolution Enhancement with Deep Learning Enabled Layout Modification during Physical Design Stage, GLSVLSI’24, 2024, 第 3 作者
（39） An Automatic Insertion Scheme of Extra Via for DSA-MP Hybrid Lithography, GLSVLSI’24, 2024, 第 3 作者
（40） Probability model of bridging defects for random logic via in 3nm double patterning technology at 0.33 NA, Proc. of SPIE, 2023, 第 1 作者
（41） Selection approach of critical patterns for calibrating the physical resist model based on spectrum coverage, Journal of Micro/Nanopatterning, Materials, and Metrology, 2023, 
（42） A novel contrast-aware SMO at 7nm technology node, SPIE, 2022, 第 1 作者
（43） VLSI详细布线算法研究进展, Research progress of VLSI detailed routing algorithm, 微电子学与计算机, 2021, 第 4 作者
（44） Hotspot Detection in Large Scale Layout with Proposal Sampling and Feature Parameters Optimization, Journal of Micro/Nanolithography, 2021, 第 3 作者
（45） Projection-based high coverage fast layout decomposing algorithm of metal layer for accelerating lithography friendly design at full chip level, JOURNAL OF MICRO-NANOPATTERNING MATERIALS AND METROLOGY-JM3, 2021, 第 1 作者
（46） Via Optimization Methodology for Enhancing Robustness of Design at 14/12nm Technology Node, DESIGN-PROCESS-TECHNOLOGY CO-OPTIMIZATION FOR MANUFACTURABILITY XIV, 2021, 第 1 作者
（47） Systematic DTCO Flow for Yield Improvement at 14/12nm Technology Node, DESIGN-PROCESS-TECHNOLOGY CO-OPTIMIZATION FOR MANUFACTURABILITY XIV, 2021, 第 1 作者
（48） Advanced process and electron device technology, Tsinghua Science and Technology, 2021, 第 2 作者
（49） Hotspot detection in large-scale layout with proposal sampling and feature parameters optimization, Journal of Micro/Nanopatterning, Materials, and Metrology, 2021, 第 3 作者
（50） Flexible hotspot detection based on fully convolutional network with transfer learning, IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2021, 第 4 作者
（51） Source mask optimization based on design pattern library at 7nm technology node, Proc. of SPIE, 2021, 第 1 作者
（52） Source Mask Optimization based on Design Pattern Library at 7nm Technology Node, DESIGN-PROCESS-TECHNOLOGY CO-OPTIMIZATION XV, 2021, 第 1 作者
（53） Multi-Level Layout Hotspot Detection based on Multi-Classification With Deep Learning, DESIGN-PROCESS-TECHNOLOGY CO-OPTIMIZATION XV, 2021, 第 3 作者
（54） Litho-aware redundant local-loop insertion framework with convolutional neural network, Proc. of SPIE, 2021, 第 4 作者
（55） Data augmentation in hotspot detection based on generative adversarial network, Journal of Micro/Nanopatterning, Materials, and Metrology, 2021, 第 5 作者
（56） Acceleration method for source mask optimization at 7nm technology node, Proc. of SPIE, 2021, 第 1 作者
（57） Multi-level layout hotspot detection based on multi-classification with deep learning, Proc. of SPIE, 2021, 第 3 作者
（58） Analysis and modulation of aberration in an extreme ultraviolet lithography projector via rigorous simulation and a back propagation neural network, APPLIED OPTICS, 2020, 第 5 作者
（59） 先进工艺下的版图邻近效应研究进展, 微电子学, 2020, 第 3 作者
（60） 针对更精确电迁移预测应用的热耦合模型建模, 微电子学, 2020, 第 8 作者
（61） An Improved Dimensional Measurement Method of Staircase Patterns With Higher Precision in 3D NAND, IEEE ACCESS, 2020, 第 5 作者
（62） Systematic DTCO flow for yield improvement at 14/12nm technology node, Proc. of SPIE, 2020, 第 1 作者
（63） Via optimization methodology for enhancing robustness of design at 14/12nm technology node, Proc. of SPIE, 2020, 第 1 作者
（64） Overlay mark sub structure design to improve the contrast, 2020 IWAPS, 2020, 第 5 作者
（65） ETCH model based on machine learning, 2020 CISTIC, 2020, 第 5 作者
（66） Understanding and mitigating stress memorization technique of induced layout dependencies for NMOS HKMG device, IEEE Journal of the Electron Devices Society, 2020, 第 4 作者
（67） Sample patterns extraction from layout automatically based on hierarchical cluster algorithm for lithography process optimization, DESIGN-PROCESS-TECHNOLOGY CO-OPTIMIZATION FOR MANUFACTURABILITY XIII, 2019, 第 4 作者
（68） Design Rule Exploration for Width Sensitive Zone for Metal Layers in Advanced Nodes, DESIGNPROCESSTECHNOLOGYCOOPTIMIZATIONFORMANUFACTURABILITYXIII, 2019, 第 1 作者
（69） Probability prediction model for bridging defects induced by combined influences from lithography and etch variations, JOURNAL OF MICRO-NANOLITHOGRAPHY MEMS AND MOEMS, 2019, 第 1 作者
（70） Sub-Resolution Assist Feature Cleanup Based on Grayscale Map, IEEE TRANSACTIONS ON SEMICONDUCTOR MANUFACTURING, 2019, 第 2 作者
（71） A Fast DFM-Driven Standard Cell Qualification Approach for Critical Layers of 14nm Technology Node, PHOTOMASK TECHNOLOGY 2019, 2019, 第 1 作者
（72） SRAF rule extraction and insertion based on inverse lithography technology, Proc. of SPIE, 2019, 第 1 作者
（73） Sample patterns extraction from layout automatically based on hierarchical cluster algorithm for lithography process optimization[, Proc. of SPIE, 2019, 第 4 作者
（74） TinyVisor: An extensible secure framework on android platforms, COMPUTERS & SECURITY, 2018, 第 3 作者
（75） Pattern quality and defect evaluation based on cross correlation and power spectral density methods, JOURNAL OF VACUUM SCIENCE & TECHNOLOGY B, 2018, 第 5 作者
（76） Optimization of the focus monitor mark in immersion lithography according to illumination type, JOURNAL OF MICRO-NANOLITHOGRAPHY MEMS AND MOEMS, 2017, 第 3 作者
（77） 基于ARM虚拟化扩展的安全防护技术, Security Technology Based on ARM Virtualization Extension, 软件学报, 2017, 第 3 作者
（78） Enhancing manufacturability of standard cells by using DTCO methodology, 2017, 第 2 作者
（79） Mitigating the influence of wafer topography on the implantation process in optical lithography, OPTICS LETTER, 2017, 第 1 作者
（80） Optimization of the focus monitor mark in immersion lithography according to illumination type, JOURNAL OF MICRO-NANOLITHOGRAPHY MEMS AND MOEMS, 2017, 第 3 作者
（81） HypTracker: A Hypervisor to Detect Malwares through System Call Analysis on ARM, 2017, 第 2 作者
（82） Optimization of the focus monitor mark in immersion lithography according to illumination type, J. MICRO/NANOLITH. MEMS MOEMS, 2017, 第 2 作者
（83） Hotspots fixing flow in NTD process by using DTCO methodology at 10nm metal 1 layer, 2017, 第 1 作者
（84） New alignment mark design structures for higher diffraction order wafer quality enhancement, 2017, 第 4 作者
（85） Characteristic study of image-based alignment for increasing accuracy in lithography application, JOURNAL OF VACUUM SCIENCE & TECHNOLOGY B, 2017, 第 3 作者
（86） Improving the topography performance of ion implantation resist, OPTICAL MICROLITHOGRAPHY XXX, 2017, 第 3 作者
（87） Mitigating the influence of wafer topography on the implantation process in optical lithography, OPTICS LETTERS, 2017, 第 4 作者
（88） Improving the topography performance of ion implantation resist, 2017, 第 3 作者
（89） An off-line roughness evaluation software and its application in quantitative calculation of wiggling based on low frequency power spectrum density method, 2017中国国际半导体技术大会 (CSTIC), 2017, 第 6 作者
（90） Design technology co-optimization for 14/10nm metal1 double patterning layer, 2016, 第 2 作者
（91） Design Technology Co-optimization for 14/10nm Metal1 Double Patterning Layer, DESIGN-PROCESS-TECHNOLOGY CO-OPTIMIZATION FOR MANUFACTURABILITY X, 2016, 第 2 作者
（92） A novel mask structure for measuring the defocus of scanner, Metrology, inspection, and process control for microlithography XXX : Part two of two parts /, 2016, 第 3 作者
（93） Effective solution for the 14nm node multiple patterning lithography, 2016, 第 4 作者
（94） Design technology co-optimization for N14 Metal1 layer, 2016, 第 2 作者
（95） Optimization of resist parameters to improve the profile and process window of the contact pattern in advanced node, JOURNAL OF MICRO-NANOLITHOGRAPHY MEMS AND MOEMS, 2016, 第 3 作者

   

（ 1 ） 133光掩模版项目, 参与, 国家任务, 2026-01--2027-06
（ 2 ） 极紫外光刻随机效应机理及调控机制研究, 负责人, 国家任务, 2026-01--2029-12
（ 3 ） 北京市高层次创新创业人才支持计划科技新星计划, 负责人, 地方任务, 2025-07--2028-07
（ 4 ） IBS新光刻技术, 参与, 国家任务, 2024-01--2030-12
（ 5 ） 面向CFET逻辑电路的标准单元自动化技术研究, 负责人, 研究所自主部署, 2024-01--2026-12
（ 6 ） 面向14nm及以下技术节点国产光刻工艺的光源掩模联合优化方法研究, 参与, 境内委托项目, 2023-09--2025-12
（ 7 ） 金属氧化物型极紫外光刻胶模型研究, 负责人, 国家任务, 2023-01--2025-12
（ 8 ） 自由电子激光光源下高数值孔径EUV光刻成像的快速仿真与性能优化研究, 参与, 国家任务, 2023-01--2025-12
（ 9 ） EDA建模、DTCO与关键电路设计技术, 参与, 中国科学院计划, 2022-01--2024-12
（ 10 ） 中国科学院青年创新促进会课题, 负责人, 中国科学院计划, 2021-01--2024-12

已指导学生

齐文慧  硕士研究生  085400-电子信息  

现指导学生

李肴甲  硕士研究生  085403-集成电路工程  

刘向明  硕士研究生  085403-集成电路工程  

张智威  硕士研究生  085401-新一代电子信息技术（含量子技术等）  

赵世阳  硕士研究生  085401-新一代电子信息技术（含量子技术等）