计算光刻，分辨率增强技术，光刻友好物理设计，三维制造，机器学习

   

140100-集成电路科学与工程
080903-微电子学与固体电子学

计算光刻，集成电路设计自动化，机器学习应用

2017-09--2021-06   中国科学院微电子研究所   工学博士
2012-09--2013-10   University College London   理学硕士
2008-09--2012-06   电子科技大学   工学学士

   

2022-09~现在, 中国科学院微电子研究所, 副研究员
2017-04~2022-08,中国科学院微电子研究所, 助理研究员
2014-03~2017-04,中国科学院微电子研究所, 研究实习员

   

（1） 中国光学学会科技创新奖科技进步奖, 一等奖, 其他, 2023
（2） 2023年度北京市科学技术奖科学技术进步奖, 二等奖, 省级, 2023

（ 1 ） 光刻机投影物镜远心偏差的预测方法、装置、系统和介质, 发明专利, 2023, 第 5 作者, 专利号: CN115639731A

（ 2 ） 光刻胶模型校准的优化图形选择方法、装置、系统和介质, 发明专利, 2023, 第 4 作者, 专利号: CN115616874A

（ 3 ） 一种判断通孔开路缺陷的方法及其应用, 发明专利, 2022, 第 1 作者, 专利号: CN114441925A

（ 4 ） 一种判断通孔开路缺陷的方法及其应用, 发明专利, 2022, 第 1 作者, 专利号: CN114441925A

（ 5 ） 一种光刻工艺禁止周期确定方法及装置, 发明专利, 2021, 第 4 作者, 专利号: CN113064328A

（ 6 ） 一种确定光刻工艺节点禁止周期的方法及仿真方法, 发明专利, 2021, 第 6 作者, 专利号: CN111025856B

（ 7 ） 一种基板及其制备方法, 2022, 第 5 作者, 专利号: CN110739206B

（ 8 ） 辅助图形的添加方法、添加装置、存储介质和处理器, 发明专利, 2019, 第 1 作者, 专利号: CN110221516A

（ 9 ） 一种基于版图几何特征匹配的光刻解决方案预测方法, 专利授权, 2017, 第 6 作者, 专利号: CN106773541A

（ 10 ） 一种版图设计规则的优化方法及系统, 专利授权, 2016, 第 1 作者, 专利号: CN105825036A

（ 11 ） 五级衍射光栅结构及其制备方法、晶圆光刻对准方法, 发明专利, 2016, 第 3 作者, 专利号: CN105607435A

（ 12 ） 七级衍射光栅结构及其制备方法、晶圆光刻对准方法, 发明专利, 2016, 第 3 作者, 专利号: CN105549138A

   

（1） Identification of key aberrations that affect pattern imaging in EUVL, Proc. of SPIE, 2024, 
（2） Dynamic budget analysis of multiple parameters in a lithography system based on the superposition of light intensity fluctuations, Optics Express, 2024, 
（3） Probability model of bridging defects for random logic via in 3nm double patterning technology at 0.33 NA, Proc. of SPIE, 2023, 第 1 作者
（4） Selection approach of critical patterns for calibrating the physical resist model based on spectrum coverage, Journal of Micro/Nanopatterning, Materials, and Metrology, 2023, 
（5） A novel contrast-aware SMO at 7nm technology node, SPIE, 2022, 第 1 作者
（6） VLSI详细布线算法研究进展, Research progress of VLSI detailed routing algorithm, 微电子学与计算机, 2021, 第 4 作者
（7） Hotspot Detection in Large Scale Layout with Proposal Sampling and Feature Parameters Optimization, Journal of Micro/Nanolithography, 2021, 第 3 作者
（8） Projection-based high coverage fast layout decomposing algorithm of metal layer for accelerating lithography friendly design at full chip level, JOURNAL OF MICRO-NANOPATTERNING MATERIALS AND METROLOGY-JM3, 2021, 第 1 作者
（9） Via Optimization Methodology for Enhancing Robustness of Design at 14/12nm Technology Node, DESIGN-PROCESS-TECHNOLOGY CO-OPTIMIZATION FOR MANUFACTURABILITY XIV, 2021, 第 1 作者
（10） Systematic DTCO Flow for Yield Improvement at 14/12nm Technology Node, DESIGN-PROCESS-TECHNOLOGY CO-OPTIMIZATION FOR MANUFACTURABILITY XIV, 2021, 第 1 作者
（11） Advanced process and electron device technology, Tsinghua Science and Technology, 2021, 第 2 作者
（12） Hotspot detection in large-scale layout with proposal sampling and feature parameters optimization, Journal of Micro/Nanopatterning, Materials, and Metrology, 2021, 第 3 作者
（13） Flexible hotspot detection based on fully convolutional network with transfer learning, IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2021, 第 4 作者
（14） Source mask optimization based on design pattern library at 7nm technology node, Proc. of SPIE, 2021, 第 1 作者
（15） Litho-aware redundant local-loop insertion framework with convolutional neural network, Proc. of SPIE, 2021, 第 4 作者
（16） Data augmentation in hotspot detection based on generative adversarial network, Journal of Micro/Nanopatterning, Materials, and Metrology, 2021, 第 5 作者
（17） Acceleration method for source mask optimization at 7nm technology node, Proc. of SPIE, 2021, 第 1 作者
（18） Multi-level layout hotspot detection based on multi-classification with deep learning, Proc. of SPIE, 2021, 第 3 作者
（19） Analysis and modulation of aberration in an extreme ultraviolet lithography projector via rigorous simulation and a back propagation neural network, APPLIED OPTICS, 2020, 第 5 作者
（20） 先进工艺下的版图邻近效应研究进展, Research Progress of Layout Proximity Effect in Recent CMOS Nodes, 微电子学, 2020, 第 3 作者
（21） 针对更精确电迁移预测应用的热耦合模型建模, Thermal Coupling Modeling for More Accurate Electromigration Prediction, 微电子学, 2020, 第 8 作者
（22） An Improved Dimensional Measurement Method of Staircase Patterns With Higher Precision in 3D NAND, IEEE ACCESS, 2020, 第 5 作者
（23） Systematic DTCO flow for yield improvement at 14/12nm technology node, Proc. of SPIE, 2020, 第 1 作者
（24） Via optimization methodology for enhancing robustness of design at 14/12nm technology node, Proc. of SPIE, 2020, 第 1 作者
（25） Overlay mark sub structure design to improve the contrast, 2020 IWAPS, 2020, 第 5 作者
（26） ETCH model based on machine learning, 2020 CISTIC, 2020, 第 5 作者
（27） Understanding and mitigating stress memorization technique of induced layout dependencies for NMOS HKMG device, IEEE Journal of the Electron Devices Society, 2020, 第 4 作者
（28） Sample patterns extraction from layout automatically based on hierarchical cluster algorithm for lithography process optimization, DESIGN-PROCESS-TECHNOLOGY CO-OPTIMIZATION FOR MANUFACTURABILITY XIII, 2019, 第 4 作者
（29） Design Rule Exploration for Width Sensitive Zone for Metal Layers in Advanced Nodes, DESIGNPROCESSTECHNOLOGYCOOPTIMIZATIONFORMANUFACTURABILITYXIII, 2019, 第 1 作者
（30） Probability prediction model for bridging defects induced by combined influences from lithography and etch variations, JOURNAL OF MICRO-NANOLITHOGRAPHY MEMS AND MOEMS, 2019, 第 1 作者
（31） Sub-Resolution Assist Feature Cleanup Based on Grayscale Map, IEEE TRANSACTIONS ON SEMICONDUCTOR MANUFACTURING, 2019, 第 2 作者
（32） A Fast DFM-Driven Standard Cell Qualification Approach for Critical Layers of 14nm Technology Node, PHOTOMASK TECHNOLOGY 2019, 2019, 第 1 作者
（33） SRAF rule extraction and insertion based on inverse lithography technology, Proc. of SPIE, 2019, 第 1 作者
（34） Sample patterns extraction from layout automatically based on hierarchical cluster algorithm for lithography process optimization[, Proc. of SPIE, 2019, 第 4 作者
（35） TinyVisor: An extensible secure framework on android platforms, COMPUTERS & SECURITY, 2018, 第 3 作者
（36） Pattern quality and defect evaluation based on cross correlation and power spectral density methods, JOURNAL OF VACUUM SCIENCE & TECHNOLOGY B, 2018, 第 5 作者
（37） Optimization of the focus monitor mark in immersion lithography according to illumination type, JOURNAL OF MICRO-NANOLITHOGRAPHY MEMS AND MOEMS, 2017, 第 3 作者
（38） 基于ARM虚拟化扩展的安全防护技术, Security Technology Based on ARM Virtualization Extension, 软件学报, 2017, 第 3 作者
（39） Enhancing manufacturability of standard cells by using DTCO methodology, 2017, 第 2 作者
（40） Mitigating the influence of wafer topography on the implantation process in optical lithography, OPTICS LETTER, 2017, 第 1 作者
（41） Optimization of the focus monitor mark in immersion lithography according to illumination type, JOURNAL OF MICRO-NANOLITHOGRAPHY MEMS AND MOEMS, 2017, 第 3 作者
（42） HypTracker: A Hypervisor to Detect Malwares through System Call Analysis on ARM, 2017, 第 2 作者
（43） Optimization of the focus monitor mark in immersion lithography according to illumination type, J. MICRO/NANOLITH. MEMS MOEMS, 2017, 第 2 作者
（44） Hotspots fixing flow in NTD process by using DTCO methodology at 10nm metal 1 layer, 2017, 第 1 作者
（45） New alignment mark design structures for higher diffraction order wafer quality enhancement, 2017, 第 4 作者
（46） Characteristic study of image-based alignment for increasing accuracy in lithography application, JOURNAL OF VACUUM SCIENCE & TECHNOLOGY B, 2017, 第 3 作者
（47） Improving the topography performance of ion implantation resist, OPTICAL MICROLITHOGRAPHY XXX, 2017, 第 3 作者
（48） Mitigating the influence of wafer topography on the implantation process in optical lithography, OPTICS LETTERS, 2017, 第 4 作者
（49） Improving the topography performance of ion implantation resist, 2017, 第 3 作者
（50） An off-line roughness evaluation software and its application in quantitative calculation of wiggling based on low frequency power spectrum density method, 2017, 第 6 作者
（51） Design technology co-optimization for 14/10nm metal1 double patterning layer, 2016, 第 2 作者
（52） Design Technology Co-optimization for 14/10nm Metal1 Double Patterning Layer, DESIGN-PROCESS-TECHNOLOGY CO-OPTIMIZATION FOR MANUFACTURABILITY X, 2016, 第 2 作者
（53） A novel mask structure for measuring the defocus of scanner, Metrology, inspection, and process control for microlithography XXX : Part two of two parts /, 2016, 第 3 作者
（54） Effective solution for the 14nm node multiple patterning lithography, 2016, 第 4 作者
（55） Design technology co-optimization for N14 Metal1 layer, 2016, 第 2 作者
（56） Optimization of resist parameters to improve the profile and process window of the contact pattern in advanced node, JOURNAL OF MICRO-NANOLITHOGRAPHY MEMS AND MOEMS, 2016, 第 3 作者

   

（ 1 ） 金属氧化物型极紫外光刻胶模型研究, 负责人, 国家任务, 2023-01--2025-12
（ 2 ） 自由电子激光光源下高数值孔径EUV光刻成像的快速仿真与性能优化研究, 参与, 国家任务, 2023-01--2025-12
（ 3 ） 中国科学院青年创新促进会课题, 负责人, 中国科学院计划, 2021-01--2024-12
（ 4 ） 面向14nm及以下技术节点国产光刻工艺的光源掩模联合优化方法研究, 参与, 境内委托项目, 2023-09--2025-12
（ 5 ） EDA建模、DTCO与关键电路设计技术, 参与, 中国科学院计划, 2022-01--2024-12