140100-集成电路科学与工程

先进硅集成电路器件与集成技术
硅纳米线传感器

2016-09--2020-06   北京有色金属研究总院   博士
2011-09--2014-06   贵州大学   硕士

   

2016-09~2020-06,北京有色金属研究总院, 博士
2014-07~现在, 中国科学院微电子研究所, 研究实习员、助理研究员、副研究员、研究员
2011-09~2014-06,贵州大学, 硕士

2025-03-01-今,中国电子学会, 高级会员
2024-01-01-今,中国科学院青年促进会, 优秀会员
2022-12-31-今,Rare Metals, 青年编委
2022-02-28-今,中国科学院青年促进会北京分会, 委员
2017-12-31-2022-12-30,中国科学院青年促进会, 会员

   

（ 1 ） 生物传感器的制造方法、生物传感器及生物传感器的应用, [[[", 第 2 作者, 专利号: [[[CN111693589A]]]

（ 2 ） 一种半导体器件及其制造方法, 2024, 第 3 作者, 专利号: CN118366992A

（ 3 ） 一种半导体器件及其制造方法, 2024, 第 4 作者, 专利号: CN118366994A

（ 4 ） 一种堆叠纳米片环栅场效应晶体管及其制造方法, 2024, 第 4 作者, 专利号: CN118366993A

（ 5 ） 一种半导体器件及其制造方法, 2024, 第 4 作者, 专利号: CN118366995A

（ 6 ） 一种堆叠纳米片环栅场效应晶体管及其制造方法, 2024, 第 4 作者, 专利号: CN118352361A

（ 7 ） 一种半导体器件及其制造方法, 2024, 第 4 作者, 专利号: CN118352362A

（ 8 ） 一种半导体器件及其制造方法, 2024, 第 3 作者, 专利号: CN118352360A

（ 9 ） 一种堆叠纳米片环栅场效应晶体管及其制造方法, 2024, 第 4 作者, 专利号: CN118352363A

（ 10 ） 一种负电容场效应晶体管及其制备方法、一种半导体器件, 2024, 第 2 作者, 专利号: CN113178491B

（ 11 ） 一种铁电场效应管及其制备方法以及铁电存算器件, 2024, 第 2 作者, 专利号: CN113782607B

（ 12 ） 一种空气侧墙堆叠纳米片环栅器件及制备方法, 2024, 第 1 作者, 专利号: CN118136665A

（ 13 ） 一种空气侧墙堆叠纳米片环栅器件及制备方法, 2024, 第 1 作者, 专利号: CN118136666A

（ 14 ） 半导体结构及其形成方法, 2024, 第 3 作者, 专利号: CN118053851A

（ 15 ） 一种纳米片环栅晶体管及其制备方法, 2024, 第 6 作者, 专利号: CN117995903A

（ 16 ） 一种薄电容耦合晶闸管及薄电容耦合晶闸管的制备方法, 2024, 第 3 作者, 专利号: CN113178484B

（ 17 ） 一种隧穿场效应晶体管及其制备方法, 2024, 第 2 作者, 专利号: CN113178490B

（ 18 ） 一种半导体器件及其制造方法, 2024, 第 3 作者, 专利号: CN117913122A

（ 19 ） 一种空气内侧墙堆叠纳米片环栅晶体管及制备方法, 2024, 第 4 作者, 专利号: CN117913120A

（ 20 ） 一种堆叠纳米线或片环栅器件及其制备方法, 2024, 第 3 作者, 专利号: CN111312819B

（ 21 ） 一种半导体器件及其制造方法, 2024, 第 1 作者, 专利号: CN117855275A

（ 22 ） 半导体结构及其形成方法, 2024, 第 4 作者, 专利号: CN117832258A

（ 23 ） 一种底部非对称介质隔离的围栅器件及制备方法, 2024, 第 3 作者, 专利号: CN117810261A

（ 24 ） 一种Z2-FET器件及其制备方法、一种半导体器件, 2024, 第 1 作者, 专利号: CN113178489B

（ 25 ） 一种半导体器件的制造方法, 2024, 第 3 作者, 专利号: CN112038290B

（ 26 ） 一种晶体管中鳍及鳍式场效应晶体管的制作方法, 2024, 第 7 作者, 专利号: CN117727625A

（ 27 ） 高空穴迁移率沟道的围栅堆叠纳米片器件及其制备方法, 2024, 第 7 作者, 专利号: CN117594447A

（ 28 ） 一种半导体器件及其制造方法, 2024, 第 1 作者, 专利号: CN117542738A

（ 29 ） 一种半导体器件及其制造方法, 2023, 第 3 作者, 专利号: CN117133776A

（ 30 ） 一种三维堆叠动态随机存取存储器及其制造方法, 2023, 第 2 作者, 专利号: CN117098396A

（ 31 ） 一种半导体器件的制造方法, 2023, 第 4 作者, 专利号: CN111916398B

（ 32 ） 一种半导体器件及其制作方法, 2023, 第 3 作者, 专利号: CN111710649B

（ 33 ） 一种量子点器件及其制备方法, 2023, 第 3 作者, 专利号: CN111900162B

（ 34 ） 一种半导体器件及其制造方法、电子设备, 2023, 第 4 作者, 专利号: CN111916448B

（ 35 ） 一种半导体器件的制造方法及半导体器件, 2023, 第 2 作者, 专利号: CN116845030A

（ 36 ） 一种半导体器件及其制备方法, 2023, 第 4 作者, 专利号: CN116845108A

（ 37 ） 一种半导体器件及制造方法, 2023, 第 4 作者, 专利号: CN116825720A

（ 38 ） 一种半导体器件及制造方法, 2023, 第 4 作者, 专利号: CN116825721A

（ 39 ） 一种半导体器件及其制备方法, 2023, 第 4 作者, 专利号: CN116825844A

（ 40 ） 一种半导体器件的制备方法及半导体器件, 2023, 第 1 作者, 专利号: CN113178488B

（ 41 ） 用于获取最佳曝光剂量的设计版图的优化方法及电子束曝光方法, 2023, 第 2 作者, 专利号: CN112327581B

（ 42 ） 一种半导体器件及其制造方法, 2023, 第 3 作者, 专利号: CN116453942A

（ 43 ） 电子束正胶的曝光方法, 2023, 第 2 作者, 专利号: CN111999987B

（ 44 ） 一种CFET结构、其制备方法以及应用其的半导体器件, 2023, 第 3 作者, 专利号: CN112687626B

（ 45 ） 一种抑制沟道漏电的堆叠纳米片GAA-FET中的制备方法, 2022, 第 2 作者, 专利号: CN115295416A

（ 46 ） 一种多阈值堆叠纳米片GAA-FET器件阵列及其制备方法, 2022, 第 3 作者, 专利号: CN115274448A

（ 47 ） 一种异质混合沟道结构半导体器件的制备方法, 2022, 第 3 作者, 专利号: CN115172274A

（ 48 ） 一种空气内侧墙纳米片环栅晶体管及其制造方法, 2022, 第 3 作者, 专利号: CN115172441A

（ 49 ） 一种多阈值堆叠纳米片GAA-FET器件阵列的制备方法, 2022, 第 3 作者, 专利号: CN115172168A

（ 50 ） 一种半导体器件及其制造方法, 2022, 第 4 作者, 专利号: CN115172447A

（ 51 ） 一种半导体器件及其制备方法, 2022, 第 2 作者, 专利号: CN115064576A

（ 52 ） 一种半导体器件及其制备方法, 2022, 第 3 作者, 专利号: CN114927555A

（ 53 ） 一种半导体器件及其制备方法, 2022, 第 2 作者, 专利号: CN114927556A

（ 54 ） 一种半导体器件制备方法, 2022, 第 2 作者, 专利号: CN114927422A

（ 55 ） 一种基于3元内容寻址存储器TCAM的系统, 2022, 第 2 作者, 专利号: CN114898788A

（ 56 ） 垂直纳米线晶体管与其制作方法, 2022, 第 2 作者, 专利号: CN108428634B

（ 57 ） 一种铁电场效应管及其制备方法以及铁电存算器件, 2021, 第 2 作者, 专利号: CN113782607A

（ 58 ） 一种堆叠纳米线/片器件及其制备方法, 2021, 第 1 作者, 专利号: CN113540246A

（ 59 ） 一种半导体器件及其制造方法, 2021, 第 6 作者, 专利号: CN113345840A

（ 60 ） 一种半导体器件及其制造方法, 2021, 第 5 作者, 专利号: CN113345841A

（ 61 ） 一种半导体器件的制造方法, 2021, 第 7 作者, 专利号: CN113327896A

（ 62 ） 一种CFET结构、其制备方法以及应用其的半导体器件, 2021, 第 4 作者, 专利号: CN113206090A

（ 63 ） 一种纳米网的制备方法, 2021, 第 1 作者, 专利号: CN113173553A

（ 64 ） 一种垂直纳米线阵列的制备方法, 2021, 第 2 作者, 专利号: CN113173557A

（ 65 ） 一种纳米线MIM阵列器件及制备方法, 2021, 第 2 作者, 专利号: CN113173555A

（ 66 ） 一种隧穿场效应晶体管及其制备方法, 2021, 第 2 作者, 专利号: CN113178490A

（ 67 ） 一种负电容场效应晶体管及其制备方法、一种半导体器件, 2021, 第 2 作者, 专利号: CN113178491A

（ 68 ） 一种隧穿场效应晶体管及其制备方法, 2021, 第 2 作者, 专利号: CN113178490A

（ 69 ） 一种薄电容耦合晶闸管及薄电容耦合晶闸管的制备方法, 2021, 第 3 作者, 专利号: CN113178484A

（ 70 ） 一种Z 2 -FET器件及其制备方法、一种半导体器件, 2021, 第 1 作者, 专利号: CN113178489A

（ 71 ） 一种GAAFET器件的沟道结构及其制备方法, 2021, 第 6 作者, 专利号: CN113035941A

（ 72 ） 一种叠层环栅的沟道结构及其制备方法, 2021, 第 6 作者, 专利号: CN113013233A

（ 73 ） 避免寄生沟道效应的NS-FET及其制备方法, 2021, 第 3 作者, 专利号: CN112349592A

（ 74 ） 改善寄生沟道效应的NS-FET及其制备方法, 2021, 第 1 作者, 专利号: CN112349591A

（ 75 ） 光刻显影的方法, 2021, 第 2 作者, 专利号: CN112327584A

（ 76 ） 用于获取最佳曝光剂量的设计版图的优化方法及电子束曝光方法, 2021, 第 2 作者, 专利号: CN112327581A

（ 77 ） 内侧墙的刻蚀方法、刻蚀气体及纳米线器件的制备方法, 2021, 第 5 作者, 专利号: CN110938434B

（ 78 ） 一种堆叠MOS器件及其制备方法, 2020, 第 2 作者, 专利号: CN112151616A

（ 79 ） 感光半导体结构及其感光波段调节方法、组成的光电器件, 2020, 第 3 作者, 专利号: CN112151638A

（ 80 ） 半导体器件及其制作方法, 2020, 第 1 作者, 专利号: CN107068769B

（ 81 ） 电子束正胶的曝光方法, 2020, 第 2 作者, 专利号: CN111999987A

（ 82 ） 光刻胶的涂胶方法, 2020, 第 2 作者, 专利号: CN111905988A

（ 83 ） 高粘度光刻胶的涂胶方法, 2020, 第 2 作者, 专利号: CN111905989A

（ 84 ） 一种堆叠纳米线或片环栅器件及其制备方法, 2020, 第 3 作者, 专利号: CN111312819A

（ 85 ） 半导体器件及其制作方法、集成电路、电子设备和芯片, 2020, 第 3 作者, 专利号: CN111244184A

（ 86 ） 一种半导体器件及其制作方法、集成电路和电子设备, 2020, 第 2 作者, 专利号: CN111243955A

（ 87 ） 一种存储器件、存储器及其制作方法、电子设备和芯片, 2020, 第 2 作者, 专利号: CN111162120A

（ 88 ） 一种鳍状结构及半导体器件的制备方法, 2020, 第 3 作者, 专利号: CN110752155A

（ 89 ） 应变技术增强负电容器件的结构及制作方法和电子设备, 2019, 第 2 作者, 专利号: CN110620151A

（ 90 ） 一种稀土掺杂铪基铁电材料、制备方法及半导体器件, 2019, 第 1 作者, 专利号: CN110527978A

（ 91 ） 堆叠式环栅纳米片CMOS器件结构及其制造方法, 2019, 第 3 作者, 专利号: CN110246806A

（ 92 ） 一种围栅器件及其制造方法, 2019, 第 3 作者, 专利号: CN110233108A

（ 93 ） 堆叠纳米片环栅晶体管及其制备方法, 2019, 第 2 作者, 专利号: CN110189997A

（ 94 ） 纳米线、纳米线围栅器件以及纳米孔筛的制备方法, 2019, 第 5 作者, 专利号: CN110164762A

（ 95 ） 一种微电极及其形成方法, 2019, 第 5 作者, 专利号: CN110104609A

（ 96 ） 一种纳米线围栅器件的形成方法, 2019, 第 2 作者, 专利号: CN110034015A

（ 97 ） 负电容场效应晶体管及其制备方法, 2019, 第 3 作者, 专利号: CN110034190A

（ 98 ） 负电容场效应晶体管及其制备方法, 2019, 第 3 作者, 专利号: CN110034190A

（ 99 ） 负电容场效应晶体管及其制备方法, 2019, 第 2 作者, 专利号: CN109980016A

（ 100 ） 一种纳米线围栅器件及其制造方法, 2019, 第 4 作者, 专利号: CN109904234A

（ 101 ） 纳米结构的制备方法, 2019, 第 2 作者, 专利号: CN109904062A

（ 102 ） 多层MOS器件及其制备方法, 2019, 第 2 作者, 专利号: CN109830463A

（ 103 ） 环栅纳米线晶体管及其制备方法, 2019, 第 5 作者, 专利号: CN109599335A

（ 104 ） 半导体器件及其制造方法, 2019, 第 2 作者, 专利号: CN109585538A

（ 105 ） 一种氮化硅光波导及其制造方法, 2019, 第 2 作者, 专利号: CN109298484A

（ 106 ） 包括纳米线的器件与其制作方法, 2018, 第 3 作者, 专利号: CN108878422A

（ 107 ） 环栅纳米线场效应晶体管及其制备方法, 2018, 第 1 作者, 专利号: CN108565218A

（ 108 ） 光电探测器与其制作方法, 2018, 第 2 作者, 专利号: CN108565311A

（ 109 ） 垂直纳米线晶体管与其制作方法, 2018, 第 2 作者, 专利号: CN108428634A

（ 110 ） 量子点器件及其制作方法, 2018, 第 3 作者, 专利号: CN108417635A

（ 111 ） 生化传感器与其制作方法, 2018, 第 2 作者, 专利号: CN108318533A

（ 112 ） 鳍型场效应晶体管及其制备方法, 2018, 第 1 作者, 专利号: CN108288646A

（ 113 ） 环栅纳米线场效应晶体管及其制备方法, 2018, 第 1 作者, 专利号: CN108288647A

（ 114 ） 隧穿场效应晶体管及其制备方法, 2018, 第 1 作者, 专利号: CN108288642A

（ 115 ） 隧穿场效应晶体管及其制备方法, 2018, 第 1 作者, 专利号: CN108258048A

（ 116 ） 光电探测器与其制作方法, 2018, 第 1 作者, 专利号: CN108257946A

（ 117 ） 环栅纳米线场效应晶体管及其制备方法, 2018, 第 1 作者, 专利号: CN108231584A

（ 118 ） 一种调节CMOS器件阈值的方法及CMOS器件, 2017, 第 3 作者, 专利号: CN107195585A

（ 119 ） 一种调节CMOS器件阈值的方法及CMOS器件, 2017, 第 3 作者, 专利号: CN107195631A

（ 120 ） 一种调节高K金属栅CMOS器件阈值的方法, 2017, 第 2 作者, 专利号: CN107180793A

（ 121 ） 一种调节高K金属栅CMOS器件阈值的方法和CMOS器件, 2017, 第 2 作者, 专利号: CN107180794A

（ 122 ） 一种调节高K金属栅CMOS器件阈值的方法和CMOS器件, 2017, 第 2 作者, 专利号: CN107180794A

（ 123 ） 半导体器件及其制作方法, 2017, 第 1 作者, 专利号: CN107068769A

（ 124 ） 半导体器件制造方法, 2017, 第 1 作者, 专利号: CN106601617A

（ 125 ） CMOS制作方法, 2017, 第 3 作者, 专利号: CN106558553A

（ 126 ） 一种形成鳍的方法及结构, 2017, 第 1 作者, 专利号: CN106531631A

（ 127 ） 一种金属硅化物的形成方法, 2016, 第 1 作者, 专利号: CN106033718A

（ 128 ） 一种栅极及其形成方法, 2016, 第 1 作者, 专利号: CN105990403A

（ 129 ） CMOS器件及其制造方法, 2016, 第 3 作者, 专利号: CN105428361A

   

（1） New structure transistors for advanced technology node CMOS ICs, National Science Review, 2024, 第 1 作者
（2） 面向GAA器件的自对准侧墙转移技术, Self-Aligned Spacer Image Transfer Technology for the Gate-All-Around Devices, 微纳电子技术, 2023, 第 2 作者
（3） Stacked HZO/α-In 2 Se 3 Ferroelectric Dielectric/Semiconductor FET With Ultrahigh Speed and Large Memory Window, IEEE TRANSACTIONS ON ELECTRON DEVICES, 2023, 第 10 作者
（4） Recent progress of hafnium oxide-based ferroelectric devices for advanced circuit applications, 中国科学 信息科学(英文版), 2023, 第 5 作者
（5） Investigation of Fabricated CMOS FishboneFETs and TreeFETs With Strained SiGe Nano-Fins on Bulk-Si Substrate, Ieee Electron Device Letters, 2023, 第 2 作者  通讯作者
（6） 面向水平GAA内侧墙模块的干法Si0.7Ge0.3选择性刻蚀研究, Dry Selective Etching of Si0.7Ge0.3for Horizontal GAA Inner Spacer Module, 真空科学与技术学报, 2023, 第 4 作者
（7） Physical Insights of Si-Core-SiGe-Shell Gate-All-Around Nanosheet pFET for 3 nm Technology Node, IEEE TRANSACTIONS ON ELECTRON DEVICES, 2023, 第 5 作者
（8） Stacked HZO/alpha-In2Se3 Ferroelectric Dielectric/Semiconductor FET With Ultrahigh Speed and Large Memory Window, IEEE TRANSACTIONS ON ELECTRON DEVICES, 2023, 第 10 作者
（9） Novel Channel-First Fishbone FETs With Symmetrical Threshold Voltages and Balanced Driving Currents Using Single Work Function Metal Process, IEEE TRANSACTIONS ON ELECTRON DEVICES, 2022, 第 2 作者  通讯作者
（10） Layout Optimization of Complementary FET 6T-SRAM Cell Based on a Universal Methodology Using Sensitivity With Respect to Parasitic R -and C-Values, IEEE TRANSACTIONS ON ELECTRON DEVICES, 2022, 第 3 作者
（11） 巨磁阻抗传感器在生物检测领域的研究进展, Research Progress of Giant Magneto-Impedance Sensors in Biological Detection Field, 微纳电子技术, 2022, 第 4 作者
（12） 4-Levels Vertically Stacked SiGe Channel Nanowires Gate-All-Around Transistor with Novel Channel Releasing and Source and Drain Silicide Process, NANOMATERIALS, 2022, 第 7 作者
（13） Narrow Sub-Fin Technique for Suppressing Parasitic-Channel Effect in Stacked Nanosheet Transistors, IEEE JOURNAL OF THE ELECTRON DEVICES SOCIETY, 2022, 第 2 作者
（14） 超薄Hf0.5Zr0.5O2铁电薄膜制备及在ETSOI器件应用研究, Fabrication of Ultra-Thin Hf0.5Zr0.5O2 Film and Its Application on ETSOI Devices, 稀有金属, 2022, 第 5 作者
（15） Investigation of Novel Hybrid Channel Complementary FET Scaling Beyond 3-nm Node From Device to Circuit, IEEE TRANSACTIONS ON ELECTRON DEVICES, 2022, 第 2 作者
（16） Experimental Investigation of Ultrathin Al2O3 Ex-Situ Interfacial Doping Strategy on Laminated HKMG Stacks via ALD, IEEE TRANSACTIONS ON ELECTRON DEVICES, 2022, 第 6 作者
（17） 无结场效应晶体管生化传感器研究进展, Research Progress on Junctionless Field Effect Transistor Biochemical Sensors, 半导体技术, 2022, 第 4 作者
（18） Geometric Variability Aware Quantum Potential based Quasi-ballistic Compact Model for Stacked 6 nm-Thick Silicon Nanosheet GAA-FETs, IEEE International Electron Devices Meeting (IEDM), 2021, 第 9 作者
（19） Investigation on negative capacitance FinEFT beyond 7nm node from device to circuit, MICROELECTRONICS JOURNAL, 2021, 第 8 作者
（20） 克服FET生物传感器德拜屏蔽效应的研究进展, Research Progress on Overcoming Debye Screening Effect of BioFETs, 半导体技术, 2021, 第 7 作者
（21） Optimization of Structure and Electrical Characteristics for Four-Layer Vertically-Stacked Horizontal Gate-All-Around Si Nanosheets Devices, NANOMATERIALS, 2021, 第 1 作者
（22） Recovery Behavior of Interface Traps After Negative Bias Temperature Instability Stress in p-FinFETs Featuring Fast Trap Characterization Technique, IEEE TRANSACTIONS ON ELECTRON DEVICES, 2021, 第 2 作者
（23） Optimization of zero-level interlayer dielectric materials for gate-all-around silicon nanowire channel fabrication in a replacement metal gate process, MATERIALS SCIENCE IN SEMICONDUCTOR PROCESSING, 2021, 第 1 作者
（24） Influence of Applied Stress on the Ferroelectricity of Thin Zr-Doped HfO2 Films, APPLIED SCIENCES-BASEL, 2021, 第 2 作者
（25） Investigation of time domain characteristics of negative capacitance FinFET by pulse-train approaches, JOURNALOFSEMICONDUCTORS, 2021, 第 3 作者
（26） Cryogenic Transport Characteristics of P-Type Gate-All-Around Silicon Nanowire MOSFETs, NANOMATERIALS, 2021, 第 2 作者
（27） 硅纳米线传感器灵敏度研究进展, Research Progress in Sensitivity of Silicon Nanowire Sensors, 微纳电子技术, 2021, 第 4 作者
（28） A Multiscale Simulation Framework for Steep-Slope Si Nanowire Cold Source FET, IEEE TRANSACTIONS ON ELECTRON DEVICES, 2021, 第 9 作者
（29） 离子敏感场效应晶体管传感器研究进展, Research Advancement in Ion-Sensitive Field Effect Transistor Sensors, 微电子学, 2020, 第 3 作者
（30） A Gd-doped HfO2 single film for a charge trapping memory device with a large memory window under a low voltage, RSC ADVANCES, 2020, 第 3 作者
（31） CVD法制备二维MoS_（2）的形貌调控研究, Controllable Growth and Morphology Evolution of 2D MoS_(2)via CVD Method, 稀有金属, 2020, 第 3 作者
（32） Design and Simulation of Steep-Slope Silicon Cold Source FETs With Effective Carrier Distribution Model, IEEE TRANSACTIONS ON ELECTRON DEVICES, 2020, 第 6 作者
（33） Comparative Study on the Energy Profile of NBTI-Related Defects in Si and Ferroelectric p-FinFETs, 2020 IEEE INTERNATIONAL RELIABILITY PHYSICS SYMPOSIUM (IRPS), 2020, 第 2 作者
（34） Novel Insulator Isolated Si NW Sensors Fabricated using Bulk Substrate with Low-cost and High-quality, 6TH ANNUAL INTERNATIONAL WORKSHOP ON MATERIALS SCIENCE AND ENGINEERING, 2020, 第 1 作者
（35） Fabrication of Low Cost and Low Temperature Poly-Silicon Nanowire Sensor Arrays for Monolithic Three-Dimensional Integrated Circuits Applications, NANOMATERIALS, 2020, 第 5 作者
（36） O2 plasma treated biosensor for enhancing detection sensitivity of sulfadiazine in a high-�� HfO2 coated silicon nanowire array, SENSORS AND ACTUATORS: B. CHEMICAL, 2020, 第 3 作者
（37） Investigation on the formation technique of SiGe Fin for the high mobility channel FinFET device, JOURNAL OF MATERIALS SCIENCE-MATERIALS IN ELECTRONICS, 2020, 第 9 作者
（38） Understanding Frequency Dependence of Trap Generation Under AC Negative Bias Temperature Instability Stress in Si p-FinFETs, IEEE ELECTRON DEVICE LETTERS, 2020, 第 2 作者
（39） O-2 plasma treated biosensor for enhancing detection sensitivity of sulfadiazine in a high-K HfO2 coated silicon nanowire array, SENSORS AND ACTUATORS B-CHEMICAL, 2020, 第 3 作者  通讯作者
（40） 考虑背栅偏置的FOI FinFET电流模型, Current Model of FOI FinFETs with Back-Gate Bias, 半导体技术, 2020, 第 8 作者
（41） Influences of Encapsulated HfO2 Film on the Performance of Graphene Filed Effect Transistors, 6TH ANNUAL INTERNATIONAL WORKSHOP ON MATERIALS SCIENCE AND ENGINEERING, 2020, 第 4 作者
（42） Selective wet etching in fabricating SiGe nanowires with TMAH solution for gate-all-around MOSFETs, JOURNAL OF MATERIALS SCIENCE-MATERIALS IN ELECTRONICS, 2020, 第 6 作者
（43） Study of Silicon Nitride Inner Spacer Formation in Process of Gate-all-around Nano-Transistors, NANOMATERIALS, 2020, 第 6 作者
（44） Fabrication technique of the Si0.5Ge0.5 Fin for the high mobility channel FinFET device, SEMICONDUCTOR SCIENCE AND TECHNOLOGY, 2020, 第 10 作者
（45） A Novel Dry Selective Isotropic Atomic Layer Etching of SiGe for Manufacturing Vertical Nanowire Array with Diameter Less than 20 nm, MATERIALS, 2020, 第 5 作者
（46） Impact of Electron trapping on Energy Distribution Characterization of NBTI-Related Defects for Si p-FinFETs, 2020 IEEE INTERNATIONAL SYMPOSIUM ON THE PHYSICAL AND FAILURE ANALYSIS OF INTEGRATED CIRCUITS (IPFA), 2020, 第 2 作者
（47） A novel three-layer graded SiGe strain relaxed buffer for the high crystal quality and strained Si0.5Ge0.5 layer epitaxial grown, JOURNAL OF MATERIALS SCIENCE-MATERIALS IN ELECTRONICS, 2019, 第 7 作者
（48） MgB_2/Mo多层膜的制备与超导性质, Fabrication and Superconducting Property of MgB_2/Mo Multilayer Films, RARE METAL MATERIALS AND ENGINEERING, 2019, 第 4 作者
（49） 应用于堆叠纳米线MOS器件的STI工艺优化研究, Optimization of Shallow Trench Isolation in Fabrication of Stacked Nanowire MOS Devices, 真空科学与技术学报, 2019, 第 2 作者
（50） High crystal quality strained Si0.5Ge0.5 layer with a thickness of up to 50���nm grown on the three-layer SiGe strain relaxed buffer, MATERIALS SCIENCE IN SEMICONDUCTOR PROCESSING, 2019, 第 4 作者
（51） 新型传感材料与器件研究进展, Research Progress in Advanced Sensing Materials and Related Devices, 稀有金属, 2019, 第 4 作者
（52） Novel 10-nm Gate Length MoS2 Transistor Fabricated on Si Fin Substrate, IEEE JOURNAL OF THE ELECTRON DEVICES SOCIETY, 2019, 第 5 作者
（53） Process optimization of the Si0.7Ge0.3 Fin Formation for the STI first scheme, SEMICONDUCTOR SCIENCE AND TECHNOLOGY, 2019, 第 6 作者
（54） Comprehensive Investigation of Flat-band Voltage Modulation by High-K NPT for Advanced HKMG Technology, 2019 CHINA SEMICONDUCTOR TECHNOLOGY INTERNATIONAL CONFERENCE (CSTIC), 2019, 第 4 作者
（55） FinFET With Improved Subthreshold Swing and Drain Current Using 3-nm Ferroelectric Hf0.5Zr0.5O2, IEEE ELECTRON DEVICE LETTERS, 2019, 第 3 作者  通讯作者
（56） Miniaturization of CMOS, MICROMACHINES, 2019, 第 3 作者
（57） Near-ideal subthreshold swing MoS2 back-gate transistors with an optimized ultrathin HfO2 dielectric layer, NANOTECHNOLOGY, 2019, 第 8 作者
（58） Influence of Rapid Thermal Annealing on Ge-Si Interdiffusion in Epitaxial Multilayer Ge0.3Si0.7/Si Superlattices with Various GeSi Thicknesses, ECS JOURNAL OF SOLID STATE SCIENCE AND TECHNOLOGY, 2018, 第 1 作者
（59） Physical Insights on Quantum Confinement and Carrier Mobility in Si, Si-0.45, Ge-0.55, Ge Gate-All-Around NSFET for 5nm Technology Node, IEEE JOURNAL OF THE ELECTRON DEVICES SOCIETY, 2018, 第 5 作者
（60） Improvement of Operation Characteristics for MONOS Charge Trapping Flash Memory with SiGe Buried Channel, Improvement of Operation Characteristics for MONOS Charge Trapping Flash Memory with SiGe Buried Channel, Chinese Physics Letters, 2018, 第 4 作者
（61） Improvement of Operation Characteristics for MONOS Charge Trapping Flash Memory with SiGe Buried Channel, Improvement of Operation Characteristics for MONOS Charge Trapping Flash Memory with SiGe Buried Channel, 中国物理快报(英文版), 2018, 第 4 作者
（62） 面向5nm CMOS技术代堆叠纳米线释放工艺研究, Release of Stacked Nanowires for 5 nm CMOS Node: An Experimental Study, 真空科学与技术学报, 2018, 第 2 作者
（63） Hybrid 1T e-DRAM and e-NVM Realized in One 10 nm node Ferro FinFET device with Charge Trapping and Domain Switching Effects, 2018 IEEE INTERNATIONAL ELECTRON DEVICES MEETING (IEDM), 2018, 第 4 作者
（64） First observation of Pt3Si phase at Ni(0.86)Ptod(4) and Si Silicide Reactions, 2018 14TH IEEE INTERNATIONAL CONFERENCE ON SOLID-STATE AND INTEGRATED CIRCUIT TECHNOLOGY (ICSICT), 2018, 第 1 作者
（65） Comparative Investigation of Flat-Band Voltage Modulation by Nitrogen Plasma Treatment for Advanced HKMG Technology, ECS JOURNAL OF SOLID STATE SCIENCE AND TECHNOLOGY, 2018, 第 5 作者
（66） Si Nanowire Biosensors Using a FinFET Fabrication Process for Real Time Monitoring Cellular Ion Actitivies, 2018 IEEE INTERNATIONAL ELECTRON DEVICES MEETING (IEDM), 2018, 第 1 作者
（67） Total Ionizing Dose Response and Annealing Behavior of Bulk nFinFETs With ON-State Bias Irradiation, IEEE TRANSACTIONS ON NUCLEAR SCIENCE, 2018, 第 2 作者
（68） Influence of the hard masks profiles on formation of nanometer Si scalloped fins arrays, MICROELECTRONIC ENGINEERING, 2018, 第 1 作者  通讯作者
（69） Novel GAA Si Nanowire p-MOSFETs With Excellent Short-Channel Effect Immunity via an Advanced Forming Process, IEEE ELECTRON DEVICE LETTERS, 2018, 第 1 作者  通讯作者
（70） Fabrication and Characterization of p-Channel Charge Trapping Type FOI-FinFET Memory with MAHAS Structure, ECS JOURNAL OF SOLID STATE SCIENCE AND TECHNOLOGY, 2017, 第 2 作者
（71） Anomalous Total Dose Response and Room-Temperature Annealing Behavior in Bulk nFinFETs, 2017, 第 3 作者
（72） Improved Operation Characteristics for Nonvolatile Charge-Trapping Memory Capacitors with High-$kappa$ Dielectrics and SiGe Epitaxial Substrates, Improved Operation Characteristics for Nonvolatile Charge-Trapping Memory Capacitors with High-kappa Dielectrics and SiGe Epitaxial Substrates, CHINESE PHYSICS LETTERS, 2017, 第 6 作者
（73） FinFETs on Insulator with Silicided Source/Drain, 2017, 第 4 作者
（74） Two methods of tuning threshold voltage of bulk FinFETs with replacement high-k metal-gate stacks, SOLID-STATE ELECTRONICS, 2017, 第 7 作者
（75） Improved Operation Characteristics for Nonvolatile Charge-Trapping Memory Capacitors with High-Dielectrics and SiGe Epitaxial Substrates, CHINESE PHYSICS LETTERS, 2017, 第 5 作者
（76） Improved Operation Characteristics for Nonvolatile Charge-Trapping Memory Capacitors with High-κ Dielectrics and SiGe Epitaxial Substrates, Improved Operation Characteristics for Nonvolatile Charge-Trapping Memory Capacitors with High-�� Dielectrics and SiGe Epitaxial Substrates, 中国物理快报(英文版), 2017, 第 6 作者
（77） FOI FinFET with Ultra-low Parasitic Resistance Enabled by Fully Metallic Source and Drain Formation on Isolated Bulk-Fin, 2016 IEEE International Electron Devices Meeting: IEDM 2016, San Francisco, California, USA, 3-7 December 2016, pages 452-929, v.2, 2016, 第 1 作者
（78） 小尺寸器件的金属栅平坦化新技术, 真空科学与技术学报, 2016, 第 6 作者
（79） NiuPt1-uSivGe1-v/Si0.72Ge0.28界面形貌的改善, Improvement of the Interfacial Morphology of NiuPt1-uSivGe1-v/Si0.72Ge0.28, 半导体技术, 2015, 第 2 作者
（80） Niu Pt1 － u Siv Ge1 － v /Si0. 72 Ge0. 28界面形貌的改善, 半导体制造技术, 2015, 第 2 作者
（81） Effects of a carbon implant on thermal stability of Ni0:95(Pt0:05)Si, JOURNAL OF SEMICONDUCTORS, 2015, 第 3 作者
（82） 超薄Ni0.86Pt0.14金属硅化物薄膜特性, 半导体技术, 2014, 第 1 作者

   

（ 1 ） 三维集成理论与器件特性研究, 负责人, 国家任务, 2025-01--2027-12
（ 2 ） 同质垂直互补器件与在片 SRAM 三维集成技术研究, 负责人, 国家任务, 2024-12--2027-11
（ 3 ） 围栅纳米片MOS晶体管原子级沟道界面处理及修复机制研究, 负责人, 国家任务, 2024-01--2027-12
（ 4 ） 三维集成电路堆叠理论与集成技术研究, 负责人, 中国科学院计划, 2024-01--2026-12
（ 5 ） CMOS器件与集成技术, 负责人, 中国科学院计划, 2022-11--2025-10
（ 6 ） 硅纳米线xxx, 负责人, 其他国际合作项目, 2022-10--2025-09
（ 7 ） 多栅负电容 MOS 器件和关键材料研究, 负责人, 地方任务, 2020-09--2023-08
（ 8 ） 5 nm节点以下超薄铪基负电容材料稀土改性和三维架构协同效应研究, 负责人, 国家任务, 2020-01--2022-12

（1）Record 7(N)+7(P) Multiple V T s Demonstration on GAA Si Nanosheet n/pFETs using WFM-Less Direct Interfacial La/Al-Dipole Technique   姚佳欣   2022-12-03
（2）FOI FinFET with ultra-low parasitic resistance enabled by fully metallic source and drain formation on isolated bulk-fin   张青竹   2020-12-03
（3）Si Nanowire Biosensors Using a FinFET Fabrication Process for Real Time Monitoring Cellular Ion Actitivies   2018-12-03