基本信息
张卫华 男 硕导 中国科学院微电子研究所
电子邮件: zhangweihua@ime.ac.cn
通信地址: 北京市朝阳区北土城西路3号
邮政编码:
电子邮件: zhangweihua@ime.ac.cn
通信地址: 北京市朝阳区北土城西路3号
邮政编码:
招生信息
招生专业
140100-集成电路科学与工程
招生方向
集成电路设计技术
教育背景
2004-09--2007-07 西安电子科技大学 硕士1996-09--2000-07 天津大学 学士
工作经历
工作简历
2013-04~现在, 中国科学院微电子研究所, 高级工程师2009-05~2013-03,中芯国际集成电路制造(北京)有限公司, Senior Engineer2004-09~2007-07,西安电子科技大学, 硕士2000-08~2009-04,中电科第五十四研究所, 工程师1996-09~2000-07,天津大学, 学士
专利与奖励
专利成果
( 1 ) 一种碳基集成电路设计自动化方法及系统装置, 2023, 第 3 作者, 专利号: 2023103577325( 2 ) 逐次逼近型数模转换器数据处理方法、装置和电子设备, 2023, 第 2 作者, 专利号: CN115664421A( 3 ) 逐次逼近型数模转换器数据处理方法、装置和电子设备, 2023, 第 2 作者, 专利号: CN 115664421 A( 4 ) 一种标准单元库全模型的测试方法及测试系统, 2022, 第 3 作者, 专利号: CN108830008B( 5 ) 工艺设计工具包开发方法、装置、电子设备及存储介质, 2021, 第 3 作者, 专利号: CN112270146A( 6 ) 一种工艺设计工具包的测试方法及装置, 2019, 第 3 作者, 专利号: CN109214023A( 7 ) 一种标准单元库全模型的测试方法及测试系统, 2018, 第 3 作者, 专利号: CN108830008A( 8 ) 一种标准单元库的创建方法及系统, 2018, 第 3 作者, 专利号: CN107784136A
出版信息
发表论文
(1) Design of a high performance CNFET 10T SRAM cell at 5nm technology node, IEICE ELECTRONICS EXPRESS, 2023, 第 6 作者(2) Design of a variable precision CORDIC coprocessor for RISC-V architecture based on FinFET process, IEICE ELECTRONICS EXPRESS, 2023, 第 3 作者(3) LOD效应和WPE效应在纳米工艺PDK中的应用, The Apply of LOD Effects and WPE Effect in Nanometer Process PDK, 微电子学与计算机, 2019, 第 5 作者(4) 基于40nm CMOS工艺的电平转换器的设计及优化, 半导体技术, 2015, 第 4 作者
科研活动
科研项目
( 1 ) MoS2工艺PDK设计包开发, 负责人, 境内委托项目, 2024-01--2025-03( 2 ) 碳基异质集成项目, 参与, 国家任务, 2023-09--2027-09( 3 ) 大规模碳基现场可编程门阵列技术研究, 负责人, 国家任务, 2022-08--2027-08( 4 ) 集成电路基础器件仿真软件及PDK构建方法研究, 参与, 中国科学院计划, 2022-02--2025-10( 5 ) 250nm碳基集成电路器件级建模及电路设计技术, 参与, 国家任务, 2021-10--2024-10( 6 ) 碳纳米管晶体管多层级模型及PDK构建方法研究, 参与, 国家任务, 2021-10--2026-10