基本信息
李多力  男  硕导  中国科学院微电子研究所
电子邮件: dll_llb@ime.ac.cn
通信地址: 北京市朝阳区北土城西路3号
邮政编码: 100029

招生信息

   
招生专业
080903-微电子学与固体电子学
085400-电子信息
招生方向
高可靠性器件与集成技术

教育背景

2000-09--2003-07   中国科学院微电子研究所   硕士学位
1996-09--2000-07   清华大学   学士学位

工作经历

   
工作简历
2021-07~现在, 中国科学院微电子研究所, 正高工
2003-08~2021-07,中国科学院微电子研究所, 副研究员
2000-09~2003-07,中国科学院微电子研究所, 硕士学位
1996-09~2000-07,清华大学, 学士学位

专利与奖励

   
奖励信息
(1) 8Kx8 SOI CMOS SRAM, 二等奖, 部委级, 2009
专利成果
( 1 ) 一种抑制集成电路发生静电损伤的方法, 2022, 第 6 作者, 专利号: CN113990861A

( 2 ) 一种集成电路的静电防护方法, 2022, 第 6 作者, 专利号: CN113990863A

( 3 ) 一种新型静电防护方法, 2022, 第 6 作者, 专利号: CN113990862A

( 4 ) 一种低成本静电防护方法, 2022, 第 6 作者, 专利号: CN113990860A

( 5 ) 一种基于SOI工艺抗辐照多晶材料电阻, 2021, 第 6 作者, 专利号: CN214378423U

( 6 ) 一种抗单粒子效应加固电路及加固反相器, 2021, 第 6 作者, 专利号: CN214378450U

( 7 ) 一种半导体器件及其制造方法, 2021, 第 5 作者, 专利号: CN113224167A

( 8 ) 一种测量高能粒子离化电荷粒径的方法, 2021, 第 6 作者, 专利号: CN112817036A

( 9 ) 一种绝缘体上硅电路静电放电防护钳位电路, 2021, 第 7 作者, 专利号: CN112491021A

( 10 ) 一种静电放电防护钳位电路, 2021, 第 7 作者, 专利号: CN112491020A

( 11 ) 一种抗边缘漏电SOI MOS结构及其形成方法, 2021, 第 6 作者, 专利号: CN112466950A

( 12 ) 一种BTS型MOSFET结构及其制备方法, 2021, 第 6 作者, 专利号: CN112466949A

( 13 ) 一种MOS器件及避免MOS器件寄生晶体管开启的方法, 2021, 第 5 作者, 专利号: CN112466951A

( 14 ) 一种H型体接触SOI MOSFET器件及其制作方法, 2021, 第 5 作者, 专利号: CN112466953A

( 15 ) 一种基于静电放电保护结构的场效应管, 2021, 第 8 作者, 专利号: CN112466947A

( 16 ) 一种维持电压可调的SOI工艺可控硅静电放电保护结构, 2021, 第 8 作者, 专利号: CN112466937A

( 17 ) 一种可控硅器件, 2021, 第 8 作者, 专利号: CN112466940A

( 18 ) 一种具有静电放电保护功能的可控硅器件, 2021, 第 8 作者, 专利号: CN112466939A

( 19 ) 一种应用于深亚微米级电路静电防护的可控硅器件, 2021, 第 8 作者, 专利号: CN112466938A

( 20 ) 基于BSIMSOI的FDSOI MOSFET器件建模方法及装置, 2020, 第 3 作者, 专利号: CN112052636A

( 21 ) 一种SOI MOSFET器件及其制备方法, 2020, 第 1 作者, 专利号: CN112054062A

( 22 ) 基于BSIMIMG的FDSOI MOSFET模型生成方法及装置, 2020, 第 3 作者, 专利号: CN112052637A

( 23 ) 一种串联SOI MOSFET器件结构及其制备方法, 2020, 第 1 作者, 专利号: CN112054025A

( 24 ) 一种降低半导体器件高温关态漏电的方法及装置, 2020, 第 6 作者, 专利号: CN112053968A

( 25 ) 一种部分耗尽绝缘体上硅的体接触结构及其制作方法, 2020, 第 5 作者, 专利号: CN112054061A

( 26 ) 一种体接触SOI MOS器件结构及形成方法, 2020, 第 2 作者, 专利号: CN112054060A

( 27 ) 单个高能粒子离化电荷测试电路, 2019, 第 6 作者, 专利号: CN109917269A

( 28 ) 高灵敏度高能粒子离化电荷测试电路, 2019, 第 6 作者, 专利号: CN109884414A

( 29 ) 一种SOI器件结构及其制备方法, 2019, 第 5 作者, 专利号: CN109860098A

( 30 ) 一种绝缘体上硅材料及其抗总剂量辐射的加固方法, 2019, 第 4 作者, 专利号: CN109860097A

( 31 ) 一种SOI器件结构及其制备方法, 2019, 第 5 作者, 专利号: CN109841561A

( 32 ) 一种SOI器件结构及其制备方法, 2019, 第 5 作者, 专利号: CN109801847A

( 33 ) SOI器件及其制作方法, 2019, 第 6 作者, 专利号: CN109742145A

( 34 ) 一种P型隧穿场效应晶体管及其制作方法, 2018, 第 2 作者, 专利号: CN108807523A

( 35 ) 一种N型隧穿场效应晶体管及其制作方法, 2018, 第 2 作者, 专利号: CN108807522A

( 36 ) 一种分立器件的版图比对原理图验证方法及装置, 2016, 第 3 作者, 专利号: CN105844012A

( 37 ) 静电放电保护用可控硅结构, 2012, 第 3 作者, 专利号: CN202384340U

( 38 ) 一种ESD防护电阻, 2012, 第 2 作者, 专利号: CN202373579U

( 39 ) 一种维持电压可调节的可控硅结构, 2012, 第 3 作者, 专利号: CN102332467A

( 40 ) 一种提高集成电路芯片抗静电能力的封装方法, 2010, 第 4 作者, 专利号: CN101562140B

( 41 ) 一种改善SOI电路ESD防护网络用的电阻结构, 2009, 第 4 作者, 专利号: CN101562188A

( 42 ) 一种绝缘体上硅电路ESD全局保护结构, 2009, 第 4 作者, 专利号: CN101562187A

( 43 ) 金属氧化物半导体场效应晶体管阈值电压的测试方法, 2008, 第 5 作者, 专利号: CN101275983A

( 44 ) 一种改善绝缘体上硅电路静电放电防护性能的方法, 2008, 第 2 作者, 专利号: CN101276788A

出版信息

   
发表论文
(1) 高温对MOSFET ESD防护器件维持特性的影响, Effect of high-temperature on holding characteristics in MOSFET ESD protecting device, 物理学报, 2022, 第 5 作者
(2) Applications of Direct-Current Current-Voltage Method to Total Ionizing Dose Radiation Characterization in SOI NMOSFETs with Different Process Conditions, ELECTRONICS, 2021, 第 6 作者
(3) A transient ionizing radiation SPICE model for PDSOI MOSFET, MICROWAVE AND OPTICAL TECHNOLOGY LETTERS, 2021, 第 9 作者
(4) SOI MOSFET自加热效应测试方法, Test Method of Self-Heating Effects in SOI MOSFETs, 半导体技术, 2021, 第 6 作者
(5) Studies of radiation effects in Al2O3-based metal-oxide-semiconductor structures induced by Si heavy ions, JOURNAL OF APPLIED PHYSICS, 2019, 
(6) Effect of Radiation on Interface Traps of SOI NMOSFETs by the Direct-Current Current-Voltage Technique, IEEE ACCESS, 2019, 第 7 作者
(7) A probabilistic analysis technique for single event transient sensitivity evaluation of phase-lock-loops, MICROELECTRONICS RELIABILITY, 2019, 通讯作者
(8) 一种新型隧穿场效应晶体管, A New Type of Tunneling-FET, 半导体技术, 2019, 第 3 作者
(9) Si离子辐照下Al2O3栅介质的漏电机制, Leakage Current Mechanism of Al2O3 Gate Dielectric Under Si Ion Irradiation, 半导体技术, 2019, 第 6 作者
(10) Influence of back-gate stress on the back-gate threshold voltage of a LOCOS-isolated SOI MOSFETInstitute of Microelectronics, Chinese Academy of Sciences, Beijing 100029, China, Influence of back-gate stress on the back-gate threshold voltage of a LOCOS-isolated SOI MOSFETInstitute of Microelectronics, Chinese Academy of Sciences, Beijing 100029, China, 半导体学报, 2012, 第 3 作者
(11) Influence of back-gate stress on the back-gate threshold voltage of a LOCOS-isolated SOI MOSFET, JOURNAL OF SEMICONDUCTORS, 2012, 第 3 作者
(12) PDSOINMOS/CMOS闩锁特性, Latch behavior in partially- depleted SOI(PDSOI) NMOS/CMOS, 功能材料与器件学报, 2009, 第 4 作者
(13) 采用容性封装技术提高ESD防护性能研究, Study on Robustness Improved ESD Protection Method by Capacitive Packaging Technology, 半导体技术, 2009, 第 3 作者
(14) 栅极触发PDSOI CMOS闩锁效应研究, Study on the Gate Triggered PDSOI CMOS Latch Effect, 半导体技术, 2009, 第 3 作者
(15) 总剂量辐照加固的PDSOI CMOS 3线-8线译码器, A Total Dose Radiation Hardened PDSOI CMOS 3-Line to 8-Line Decoder, 半导体学报, 2008, 第 3 作者
(16) 总剂量辐照加固的PDSOI CMOS 3线-8线译码器, A Total Dose Radiation Hardened PDSOI CMOS 3-Line to 8-Line Decoder, 半导体学报, 2008, 第 3 作者
(17) 总剂量辐照加固的PDSOI CMOS 64k静态随机存储器, Total Dose Radiation Hardened PDSOI CMOS 64k SRAMs, 半导体学报, 2007, 第 4 作者
(18) 总剂量辐照加固的PDSOI CMOS 64k静态随机存储器, Total Dose Radiation Hardened PDSOI CMOS 64k SRAMs, 半导体学报, 2007, 第 4 作者
(19) 全耗尽SOIMOSFET阈值电压解析模型, Analytical threshold voltage model for fully depleted SOI MOSFETs, 功能材料与器件学报, 2007, 第 2 作者
(20) PDSOI静态随机存储器的总剂量辐照加固, Total Dose Resistance in PDSOI SRAM, 电子器件, 2007, 第 5 作者
(21) BSIMSOI阈值电压模型参数的提取, Parameters Extraction of Threshold Voltage Model of BSIM SOI, 电子器件, 2007, 第 2 作者
(22) 边缘注入对H型栅SOI pMOSFETs亚阈值泄漏电流的影响, 边缘注入对H型栅SOI pMOSFETs亚阈值泄漏电流的影响, 电子器件, 2006, 第 2 作者
(23) 采用半背沟注入提高PDSOI nMOSFETs的热载流子可靠性, Improved hot carrier reliability for PDSOI nMOSFETs with half - back - channel implantation, JOURNAL OF FUNCTIONAL MATERIALS AND DEVICES, 2006, 第 3 作者
(24) 基于混合遗传算法的SOI MOSFET模型参数提取, SOI MOSFET Model Parameter Extraction via a Compound Genetic Algorithm, 半导体学报, 2006, 第 2 作者
(25) 基于混合遗传算法的SOI MOSFET模型参数提取, SOI MOSFET Model Parameter Extraction via a Compound Genetic Algorithm, 半导体学报, 2006, 第 2 作者
(26) 部分耗尽SOI体接触nMOS器件的关态击穿特性, 半导体学报, 2005, 第 3 作者
(27) 采用半背沟注入提高部分耗尽SOI nMOSFETs的漏源击穿电压, Improved Breakdown Voltage of Partially Depleted SOI nMOSFETs with Half-Back-Channel Implantation, 半导体学报, 2005, 第 3 作者
(28) 采用半背沟注入提高部分耗尽SOI nMOSFETs的漏源击穿电压, Improved Breakdown Voltage of Partially Depleted SOI nMOSFETs with Half-Back-Channel Implantation, 半导体学报, 2005, 第 3 作者
(29) 体串联电阻对体接触SOI数字D触发器速度特性的影响, The Influence of Body Resistance on the Speed Characteristic of BC(body contact) Digital D Flop-Flop Circuit on SOI, 电子器件, 2005, 第 3 作者
(30) 部分耗尽SOI体接触nMOS器件的关态击穿特性, 部分耗尽SOI体接触nMOS器件的关态击穿特性, 半导体学报, 2005, 第 3 作者
(31) 体串联电阻对体接触SOI数字D触发器速度特性的影响, The Influence of Body Resistance on the Speed Characteristic of BC(body contact) Digital D Flop-Flop Circuit on SOI, 电子器件, 2005, 第 3 作者
(32) 小尺寸SONOS器件研究, 2004, 第 1 作者
(33) 闪速存储器的单管多位技术, 微电子学, 2004, 第 1 作者

科研活动

   
科研项目
( 1 ) SOI工艺平台先导产品设计与验证1, 负责人, 国家任务, 2009-01--2013-12
( 2 ) SOI/CMOS接口电路, 负责人, 研究所自主部署, 2009-09--2012-12
( 3 ) 90nm SOI KFZ技术, 负责人, 国家任务, 2018-01--2019-12
( 4 ) SOI关键工艺与集成技术研究, 负责人, 国家任务, 2020-01--2022-12