基本信息

张磊

邮箱:zlei@ict.ac.cn

个人简介:博导,研究员,青促会会员,中科院科技成果转化特等奖获得者,现任中科院计算所物端计算系统实验室主任。万物联网是继PC互联网、移动互联网之后下一个大的信息时代,是我国实现信息基础设施自主可控的历史机遇。张磊博士长期致力于万物联网的芯片和操作系统研发工作,是国内最早推动RISC-V指令系统的学者之一,完成了三代RISC-V芯片研制,在毫瓦级功耗将主流MCU芯片的能效大幅提升,达到国际先进水平。在Web操作系统、人-机-物交互等方面取得了多项原创性成果,发表在Proceedings of IEEE(影响因子10.69),Transactions on Computers,ISCA,DAC等国际顶级期刊和会议,2021年获得GLVLSI最佳论文奖。2018年创办产业化公司中科物栖,以“物端计算机”为载体,为海量万物互联应用场景提供低成本、标准化的全栈解决方案,打破端侧功能上限和交互边界,实现真正意义的跨物自由互联。自成立以来得到广泛认可和支持,入选中国最具投资价值企业新芽榜50强、AIoT领域最具影响力创新企业Top10。张磊博士入选了2019年《财富》中国评选的40位40岁以下商业精英,2020年中关村高端领军人才聚集工程和海英人才计划。

研究领域

研究方向:智能物联网AIoT、边缘计算、AI芯片、体系结构、操作系统。

更多:计算所个人主页谷歌学术主页


物端计算系统研究方向的目标是通过体系结构、芯片设计、系统软件等一系列技术创新,把传统的个人电脑做到指尖大小(我们称之为“超微计算机”)。超微计算机可像内存卡一样插入万物之中,给物端赋予智能(计算、通信、存储)。如果你想探索一个新的SoC设计,如果你喜欢研究Linux/Android或FirefoxOS之类的系统软件代码,如果你喜欢动手搭无人机、机器人或智能手表这类硬件设备,联系我们,期待你的加入!


关于物端计算系统的介绍:《中国计算机学会通讯》2021年第5期

教育背景

2003-09--2008-07   中科院计算所   博士
1999-09--2003-07   电子科技大学   学士

工作经历

2008年:计算机体系结构国家重点实验室,任助理研究员

2010年:入选计算所学术百星

2011年:晋升副研究员

2011年:评聘为硕士生导师

2012-2013年:美国芝加哥大学和伊利诺伊理工,访问学者

2016年:评聘为博士生导师

2016年:入选中科院青促会

2017年:泛在计算系统中心,物端计算系统组,课题组长

2018年:创办中科物栖(jeejio.com

2019年,晋升研究员

2019年:物端计算系统实验室,主任

专利与奖励

2011年,中国质量协会质量技术奖,一等奖

2017年,北京市科学技术奖,二等奖

2019年,中科院科技成果转化奖,特等奖

2021年,中关村高端领军人才聚集工程

2021年,北京市“海英人才”-创业领军人才

出版信息

   
发表论文
(1) NASA: Accelerating Neural Network Design with a NAS Processor, 48th ACM/IEEE Annual International Symposium on Computer Architecture (ISCA), 2021, 第 5 作者
(2) Accelerating Generative Neural Networks on Unmodified Deep Learning Processors - A Software Approach, IEEE Transactions on Computers, 2020, 第 5 作者
(3) Ecosystem of Things: Hardware, Software, and Architecture, Proceedings of the IEEE, 2019, 第 4 作者
(4) The Φ-stack for smart web of things, Proceedings of the Workshop on Smart Internet of Things, 2017, 第 3 作者
(5) Economizing TSV Resources in 3D Network-on-Chip Design, IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2016, 第 2 作者
(6) Data Remapping for Static NUCA in Degradable Chip Multiprocessors, IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2015, 第 2 作者
(7) Thermal-Constrained Scheduling for Interconnect Energy Reduction in 3D Homogeneous MPSoCs, IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2013, 第 2 作者
(8) TSV Minimization for Circuit–Partitioned 3D SoC Test Wrapper Design, Journal of Computer Science and Technology , 2012, 第 2 作者
(9) Wear Rate Leveling: Lifetime Enhancement of PRAM with Endurance Variation, ACM/IEEE 48th Design Automation Conference , 2011, 第 2 作者
(10) Performance-Asymmetry-Aware Scheduling for Chip Multiprocessors with Static Core Coupling, Journal of Systems Architecture , 2010, 第 2 作者
(11) Performance-Asymmetry-Aware Topology Virtualization for Defect-Tolerant NoC-based Many-core Processors, IEEE/ACM Design, Automation and Test in Europe, 2010, 第 1 作者
(12) On Topology Reconfiguration for Defect-Tolerant NoC-Based Homogeneous Manycore Systems, IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2009, 第 1 作者
(13) A Fault Tolerance Mechanism in Chip Many-core Processors, Tsinghua Science and Technology, 2007, 第 1 作者
发表著作
(1) 数字集成电路容错设计:容缺陷/故障、容参数偏差、容软错误, VLSI Fault Tolerance Design, 科学出版社, 2011-04, 第 3 作者

科研活动

   
科研项目
( 1 ) 物联网平台关键技术, 主持, 市地级, 2015-05--2017-12
( 2 ) 物端智能计算系统研究, 主持, 市地级, 2017-04--2019-04
( 3 ) 超微智能计算机, 参与, 部委级, 2019-01--2019-12
( 4 ) 物端计算机, 主持, 市地级, 2019-05--2021-04
( 5 ) 开源物端处理器, 主持, 部委级, 2020-01--2022-12