基本信息
董业民  男  博导  中国科学院上海微系统与信息技术研究所
电子邮件: ymdong@mail.sim.ac.cn
通信地址: 上海长宁路865号
邮政编码: 200050

研究领域

   

招生信息

   
招生专业
080903-微电子学与固体电子学
招生方向
高可靠器件与电路
低温电子学

教育背景

2001-03--2004-08   中国科学院上海微系统与信息技术研究所   工学博士
1998-09--2001-06   苏州大学物理学院   理学硕士
1994-09--1998-06   苏州大学物理学院   理学学士
学历
   
学位
   

工作经历

   
工作简历
2007-02~2016-02,格罗方德(新加坡)私人有限公司, 研发部技术经理
2004-01~2007-01,上海华虹宏力半导体制造有限公司, 研发部主任工程师
2001-03~2004-08,中国科学院上海微系统与信息技术研究所, 工学博士
1998-09~2001-06,苏州大学物理学院, 理学硕士
1994-09~1998-06,苏州大学物理学院, 理学学士
社会兼职
   

教授课程

   

专利与奖励

   
奖励信息
   
专利成果
( 1 ) Integration of trench MOS with low voltage integrated circuits, 2015, 第 3 作者, 专利号: US9209297B2
( 2 ) High voltage trench transistor, 2015, 第 1 作者, 专利号: US9054133B2
( 3 ) Integration of high voltage trench transistor with low voltage CMOS transistor, 2015, 第 3 作者, 专利号: US8999769B2
( 4 ) Integration of trench MOS with low voltage integrated circuits, 2014, 第 3 作者, 专利号: US8637370B2
( 5 ) Integrated circuit system with high voltage transistor and method of manufacture thereof, 2012, 第 1 作者, 专利号: US8138051B2
( 6 ) 具有高电压电晶体的积体电路系统及其制造方法, 2013, 第 1 作者, 专利号: TWI413211B
( 7 ) 具有高电压晶体管的集成电路系统及其制造, 2013, 第 1 作者, 专利号: CN101930946B
( 8 ) 局部绝缘体上的硅制作功率器件的结构及实现方法, 2007, 第 3 作者, 专利号: CN100342549C
( 9 ) 一种厚膜图形化绝缘体上的硅材料的制备方法, 2006, 第 1 作者, 专利号: CN1265433C
( 10 ) 一种制造源漏在自对准绝缘体上的纳米晶体管器件的方法, 2006, 第 1 作者, 专利号: CN1261988C
( 11 ) 采用侧墙技术制备有纳米硅通道的埋氧的方法, 2006, 第 1 作者, 专利号: CN1261974C
( 12 ) 剂量-能量优化注氧隔离技术制备图形化绝缘体上的硅材料, 2005, 第 1 作者, 专利号: CN1206725C
( 13 ) 注氧隔离技术制备全介质隔离的硅量子线的方法, 2005, 第 1 作者, 专利号: CN1199249C
( 14 ) 降低绝缘体上的硅晶体管源漏串联电阻的结构及实现方法, 2005, 第 1 作者, 专利号: CN1193432C
( 15 ) 一种形成半导体衬底的方法, 2005, 第 1 作者, 专利号: CN1193421C
( 16 ) 场效应晶体管的制造方法, 2005, 第 1 作者, 专利号: CN1193414C
( 17 ) 准绝缘体上的硅场效应晶体管及实现方法, 2005, 第 1 作者, 专利号: CN1184697C
( 18 ) 一种分离栅闪存器件制备工艺, 2015, 第 1 作者, 专利号: 201510557269.4
( 19 ) 一种MOS场效应晶体管, 2016, 第 4 作者, 专利号: ZL201620597513.X
( 20 ) 用于IGBT栅极驱动芯片的LDMOS电平移位dv/dt噪声抑制电路, 2017, 第 3 作者, 专利号: CN107947774A
( 21 ) 一种基于SOI工艺的静电保护器件及其构成的静电保护电路, 2017, 第 2 作者, 专利号: CN108063133A
( 22 ) 一种ESD保护结构, 2017, 第 2 作者, 专利号: CN108122904A
( 23 ) 一种基于SOI工艺的NMOS器件及其构成的静电保护电路, 2017, 第 2 作者, 专利号: CN108063134A
( 24 ) 一种基于SOI工艺的D触发器电路, 2017, 第 2 作者, 专利号: CN107508578A
( 25 ) 一种SOI下衬底接触引出的方法, 2016, 第 2 作者, 专利号: CN106783729A

出版信息

   
发表论文
(1) Body Effects on the Tuning RF Performance of PD SOI Technology Using Four-Port Network, IEEE Electron Device Letters, 2018, 第 11 作者
(2) An Electrochemical Sensor Based on Green γ-AlOOH-Carbonated Bacterial Cellulose Hybrids for Simultaneous Determination Trace Levels of Cd(II) and Pb(II) in Drinking Water, Journal of The Electrochemical Society, 2018, 第 11 作者
(3) Effects of Low Boron Concentration on Electrical Properties of Commercial Trap-Rich High Resistivity SOI Substrate, ECS Journal of Solid State Science and Technology, 2018, 第 5 作者
(4) Study of Total-Ionizing-Dose Effects on a Single-Event-Hardened Phase-Locked Loop, IEEE Transactions on Nuclear Science, 2018, 第 3 作者
(5) Investigation of radiation hardened SOI wafer fabricated by ion-cut technique, Nuclear Instruments and Methods in Physics Research B, 2018, 第 6 作者
(6) Resistivity and Radio-Frequency Properties of Two-Generation Trap-Rich Silicon-on-Insulator Substrates, Chinese Physics Letters, 2018, 第 5 作者
(7) A 12 bit 120MS/s SHA-less Pipeline ADC with Capacitor Mismatch Error Calibration, IEICE Electronics Express, 2018, 第 5 作者
(8) 基于0.13μm CMOS的WiFi功率放大器设计, Design of the WiFi Power Amplifier in 0.13μm CMOS, 半导体技术, 2017, 第 4 作者
(9) Fabrication of radiation hardened SOI with embedded Si nanocrystal by ion-cut technique, J. Vac. Sci. Tech. B, 2017, 第 6 作者
(10) SOI标准单元库抗总剂量辐射验证方法研究, 半导体技术, 2017, 第 5 作者
(11) Substrate current characterization and optimization of high voltage LDMOS transistors, Solid-State Electronics, 2008, 第 3 作者
(12) A comprehensive study of reducing the STI mechanical stress effect on channel-width-dependent Idsat, Semiconductor Science and Technology, 2007, 第 4 作者
(13) The formation of thick buried oxide layers using ion implantation from water plasma, Thin Solid Films, 2005, 第 3 作者
(14) Patterned silicon-on-insulator technology for RF Power LDMOSFET, Microelectronic Engineering, 2005, 第 3 作者
(15) Synthesis and Thermal Conductivity Measurement of High-Integrity Ultrathin Oxygen-Implanted Buried Oxide Layers, Japanese Journal of Applied Physics, 2004, 第 1 作者
(16) Comparative study of SOI/Si hybrid substrates fabricated using high-dose and low-dose oxygen implantation, Journal of Physics D: Applied Physics, 2004, 第 1 作者
(17) Optimized implant dose and energy to fabricate high-quality patterned SIMOX SOI materials, Solid State Communications, 2004, 第 1 作者
(18) Patterned buried oxide layers under a single MOSFET to improve the device performance, Semiconductor Science and Technology, 2004, 第 1 作者
(19) Formation of ultra-thin silicon-on-insulator materials by low-dose low-energy oxygen ion implantation, Chemical Physics Letters, 2003, 第 3 作者
(20) Low defect density and planar patterned SOI materials by masked SIMOX, Chemical Physics Letters, 2003, 第 1 作者
(21) Formation of silicon islands free buried oxide layer by energy optimization at very low dose ion implantation, Surface and Coatings Technology, 2002, 第 3 作者
(22) Room-temperature visible electroluminescence of Al-doped silicon oxide films, Applied Physics Letters, 2001, 第 2 作者
(23) Photoluminescence from Ge-Si02 thin films and its mechanism, Chinese Science Bulletin, 2001, 第 1 作者
发表著作
   

科研活动

   
科研项目
( 1 ) 高可靠SOI芯片化系统集成技术, 主持, 部委级, 2016-07--2019-06
( 2 ) 130nm高可靠SOI工艺与设计平台, 主持, 国家级, 2014-10--2018-11
( 3 ) 低温存储器研发, 主持, 部委级, 2018-02--2022-12
参与会议
   

合作情况

   
项目协作单位
   

指导学生