高能效人工智能芯片设计、低功耗数字芯片设计、数字EDA工具设计

   

140100-集成电路科学与工程

高能效人工智能芯片设计，低功耗数字芯片设计，数字芯片EDA工具

2015-10--2020-04   帝国理工学院   博士

2024-04~现在, 中国科学院微电子研究所, 研究员
2023-09~2024-04,中国科学院微电子研究所, 青年研究员
2020-05~2023-07,北京华为数字技术有限公司, 高级工程师

2026-01-15-今,全国集成电路标准化技术委员会类脑计算芯片研究组成员,
2025-04-01-2030-04-01,北京集成电路学会, 技术专家

   

（ 1 ） 一种具有选择特性的阻变存储器及其制备方法, 发明专利, 2017, 第 2 作者, 专利号: CN103682095B

（ 2 ） 高一致性低功耗阻变存储器及制备方法, 发明专利, 2016, 第 5 作者, 专利号: CN103606625B

（ 3 ） 一种多值非易失性有机阻变存储器及制备方法, 发明专利, 2015, 第 5 作者, 专利号: WO2015120657A1

   

（1） C-DPSS: Channel dual-phase sparsity pruning framework for spiking neural networks, Neurocomputing, 2026, 第 2 作者
（2）  An Energy-Efficient Time-Step Configurable SNN Processor for Object Detection With High Spatiotemporal Reuse Heterogeneous SAU/MAU Cores, IEEE Transactions on Circuits and Systems I: Regular Papers, 2026, 第 3 作者
（3）  shushan qiao A Booth-Based Digital Compute-in-Memory Macro With Bitwise-Efficient Multiphase Accumulation, IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2026, 第 4 作者
（4） Energy-Efficient Spiking Attention YOLO Network for SAR Ship Detection, IEEE Geoscience and Remote Sensing Letters, 2026, 第 4 作者
（5） Hardware Friendly Transformer Optimization with Dynamic Attention Matrix Fusion, IEEE International Symposium on Circuits and Systems, 2025, 第 4 作者
（6） Robust RGB-T Object Detection via Quality-aware Decision Fusion Based on Dempster-Shafer Theory, IEEE Sensors Journal, 2025, 第 5 作者
（7） Subset-Selection Weight Post-Training Quantization Method for Learned Image Compression Task, IEEE Access, 2025, 第 3 作者
（8） DIME-Net: A Dual-Illumination Adaptive Enhancement Network Based on Retinex and Mixture-of-Experts, Proceedings of the 33rd ACM International Conference on Multimedia, 2025, 第 4 作者
（9） AtomPower: A General Power Modeling Framework for Time-based Power Estimation at the RTL Stage, IEICE Electronics Express, 2025, 第 4 作者  通讯作者
（10） BitFleX: Exploiting extreme bit-level sparsity via BTD encoding and dynamic pruning, IEICE Electronics Express, 2025, 第 3 作者
（11） ZRHDC: A Lightweight HDC Architecture With Zero ROM Overhead, IEEE Transactions on Circuits and Systems II: Express Briefs, 2025, 第 4 作者
（12） Accelerating Unstructured Sparse DNNs via Multilevel Partial Sum Reduction and PE Array-Level Load Balancing, IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2025, 第 2 作者
（13） Accelerating Position-Aware Top-k ListNet Training for Ranking Under Custom Precision Regimes, IEEE International Conference on Field-Programmable Logic and Applications, 2019, 第 1 作者
（14） Acceleration of Top-k ListNet Training for Ranking Using FPGA, IEEE International Conference on Field-Programmable Technology, 2018, 第 1 作者
（15） Inorganic-Organic Hybrid Resistive Switching Memory with High Uniformity and Multilevel Operation, International Symposium on VLSI Technology, System and Application, 2014, 第 3 作者

   

（ 1 ） 面向具身智能的扩散模型和大语言模型比特级稀疏软硬协同加速关键技术研究, 负责人, 地方任务, 2026-07--2028-06
（ 2 ） 高能效神经形态处理芯片关键技术, 负责人, 中国科学院计划, 2024-04--2027-06

已指导学生

周刊  硕士研究生  080903-微电子学与固体电子学  

现指导学生

郑代德  博士研究生  080903-微电子学与固体电子学  

张俊杨  硕士研究生  085403-集成电路工程  

张中尧  硕士研究生  085401-新一代电子信息技术（含量子技术等）  

王肃羽  硕士研究生  140100-集成电路科学与工程  

朱硕轩  硕士研究生  085401-新一代电子信息技术（含量子技术等）