140100-集成电路科学与工程

高可靠集成电路设计
先进硅器件表征与建模
绝缘体上硅技术

2011-09--2015-09   法国格勒诺布尔-阿尔卑斯大学   研究生，博士
2008-10--2010-12   国防科技大学   研究生，硕士
2004-09--2008-06   四川大学   本科，学士

   

2021-11~2023-03,中国科学院微电子研究所, 副研究员，青年研究员
2019-12~2021-11,中国科学院微电子研究所, 副研究员，特别科研助理，博士后
2015-12~2019-12,北京高技术研究所, 助理研究员
2011-09~2015-09,法国格勒诺布尔-阿尔卑斯大学, 研究生，博士
2008-10~2010-12,国防科技大学, 研究生，硕士
2004-09~2008-06,四川大学, 本科，学士

   

（1） 中国计量测试学会科技进步奖, 二等奖, 省级, 2023
（2） 中国科学院微电子研究所十佳优秀科技工作者, 一等奖, 研究所（学校）, 2023
（3） 中国科学院青年创新促进会, 院级, 2021
（4） 第四届辐射物理年会优秀墙报, 其他, 2021

（ 1 ） 一种SRAM存储单元、SRAM存储器以及数据存储方法, 2023, 第 4 作者, 专利号: CN112992225B

（ 2 ） 双埋氧绝缘体上硅DSOI晶圆制备方法, 2023, 第 1 作者, 专利号: CN115602601A

（ 3 ） 用于伪MOS表征的DSOI晶圆制备方法, 2023, 第 1 作者, 专利号: CN115602602A

（ 4 ） 含铁电材料的双埋氧绝缘体上硅FE-DSOI晶圆的制备方法及FE-DSOI器件, 2023, 第 2 作者, 专利号: CN115602600A

（ 5 ） 单粒子翻转截面测试方法、装置、电子设备及存储介质, 2022, 第 1 作者, 专利号: CN114912334A

（ 6 ） 一种单片三维集成器件和单片三维集成电路, 2022, 第 1 作者, 专利号: CN114823715A

（ 7 ） 一种三维单片集成电路单粒子效应的仿真方法及装置, 2022, 第 1 作者, 专利号: CN114818581A

（ 8 ） 一种寄生双极晶体管放大系数的测量方法及装置, 2022, 第 1 作者, 专利号: CN114814507A

（ 9 ） 一种单结晶体管结构及其制造方法, 2022, 第 1 作者, 专利号: CN114823903A

（ 10 ） 一种层间孔建模方法、抗单粒子效应分析方法及装置, 2022, 第 1 作者, 专利号: CN114818237A

（ 11 ） 一种半导体器件及其制造方法, 2021, 第 4 作者, 专利号: CN113224167A

（ 12 ） 一种基于背栅结构的SRAM存储单元、SRAM存储器以及上电方法, 2021, 第 4 作者, 专利号: CN112992221A

（ 13 ） 一种SRAM存储单元、存储器及SRAM存储单元的读写方法, 2021, 第 4 作者, 专利号: CN112992224A

（ 14 ） 一种SRAM存储单元、SRAM存储器以及数据存储方法, 2021, 第 4 作者, 专利号: CN112885391A

   

（1） A New Compact Z-FET Model Based on Artificial Neural Network and Its Applications, IEEE Transactions on Electron Devices, 2024, 
（2） Impact of Back-gate Bias and Body-tie on the DSOI SRAMs Under Total Ionizing Dose Irradiation, IEEE Transaction on Nuclear Science, 2024, 
（3） A Novel NH Sensing Mechanism Based on Au Pads Activated Schottky Barrier MOSFET on Silicon-on-Insulator with Extremely High Sensitivity at Room Temperature, IEEE Transactions on Instrumentation and Measurement, 2024, 
（4） Mitigation of Single-Event Upset Sensitivity for 6T SRAM in a 0.18 ��m DSOI technology Considering High LET Heavy Ions Irradiation, IEEE Transaction on Nuclear Science, 2024, 
（5） Robustness-improved ESD Protection Devices with Low Leakage Using Middle Silicon Layer in Double SOI Technology, IEEE Transaction on Electron Devices, 2024, 
（6） Comparison of Total Ionizing Dose Effects between Double and Conventional SOI Devices, NSREC国际会议, 2024, 
（7） Effects of Total-Ionizing-Dose Irradiation on Single-Event Upset for Double-SOI SRAM, NSREC国际会议, 2024, 
（8） Research on the Latch-up Mechanism of DSOI in Extreme Environment, IEEE IRPS, 2024, 
（9） Estimation of Single-Event Upset and Performance using Back-Gate Bias in 0.18um DSOI SRAM, 2023 NSREC, 2023, 
（10） A Novel Low Power Photodetector Using SOI/Bulk Hybrid Technology with High Responsivity and Detectivity, IEEE Electron Device Letters, 2023, 
（11） Modeling of Total Dose Effects in SOI FinFETs at High Temperature, 2023 NSREC, 2023, 
（12） Impact of Back-gate Bias and Body-tie on the DSOI SRAMs Under Total Ionizing Dose Irradiation, 2023 NSREC, 2023, 
（13） The effects of �� Radiation-induced Trapped Charge on Single Event Transient in DSOI Technology, 2023 IRPS, 2023, 
（14） A Novel 1T-DRAM Fabricated with 22 nm FD-SOI Technology, IEEE Electron Device Letters, 2023, 
（15） Transient Measurement of Radiation-induced Interface Traps under the effect of Total dose effect, 2022 IEEE Nuclear and Space Radiation Effects Conference(NSREC2021), 2022, 第 1 作者
（16） Comparison of Total Ionizing Dose Effects in SOI FinFETs Between Room and High Temperature, IEEE Transaction on Nuclear Science, 2022, 
（17） Total Ionizing Dose Radiation Effects Hardening Using Back-Gate Bias in Double-SOI Structure, IEEE Transaction on Nuclear Science, 2022, 
（18） Dependence of Temperature and Back-Gate Bias on Single-Event Upset Induced by Heavy Ion in 0.2-mu m DSOI CMOS Technology, IEEE TRANSACTIONS ON NUCLEAR SCIENCE, 2021, 第 2 作者  通讯作者
（19） Pseudo-MOSFET transient behavior: Experiments, model, substrate and temperature effect, SOLID-STATE ELECTRONICS, 2021, 
（20） Layout-based mitigation of single-event transient for monolithic 3D CMOS integrated circuits, MICROELECTRONICS RELIABILITY, 2021, 第 2 作者  通讯作者
（21） A current model for FOI FinFETs with back-gate bias modulation, SOLID-STATE ELECTRONICS, 2021, 
（22） Comparison of Total Ionizing Dose Effects in SOI FinFETs between RT and High Temperature, 2021 IEEE Nuclear and Space Radiation Effects Conference(NSREC2021), 2021, 第 1 作者
（23） 基于TSV转接板的3D SRAM单粒子多位翻转效应, Single Event Multiple Bit Upset Effect of 3D SRAM Based on TSV Interposer, 半导体技术, 2021, 第 4 作者
（24） Radiation Hardening Using Back-gate Bias in Double-SOI Structure, NSREC国际会议, 2021, 
（25） Revisited parasitic bipolar effect in FDSOI MOSFETs: Mechanism, gain extraction and circuit applications, SOLID-STATE ELECTRONICS, 2021, 
（26） The Current Model for FOI FinFETs with Back-Gate Bias, 2020 Joint International EUROSOI Workshop and International Conference on Ultimate Integration on Silicon(EUROSOI-ULIS), 2020, 第 1 作者
（27） X-ray Irradiation Induced Degradation in Hf0.5Zr0.5O2 FDSOI nMOSFETs, Rare Metals, 2020, 
（28） Pseudo-MOSFET transient behavior: experiments, model and substrate effect, 2020 Joint International EUROSOI Workshop andInternational Conference on Ultimate Integration on Silicon (EUROSOI-ULIS), 2020, 第 1 作者
（29） FinFET器件总剂量效应研究进展, 微电子学, 2020, 第 3 作者
（30） FinFET器件总剂量效应研究进展, A Review of Total Ionizing Dose Effects in FinFETs, 微电子学, 2020, 第 3 作者
（31） Revisited parasitic bipolar effect in FDSOI MOSFETs: Mechanism, current gain extraction and its circuit applications, 2020 Joint International EUROSOI Workshop and International Conference on Ultimate Integration on Silicon(EUROSOI-ULIS), 2020, 第 1 作者
（32） Single event upset for monolithic 3-D integrated 6T SRAM based on a 22 nm FD-SOI technology: Effects of channel size and temperature, MICROELECTRONICS RELIABILITY, 2020, 第 2 作者  通讯作者
（33） Dependency of Temperature and Back-gate Bias on Single Event Upset Induced by Heavy Ion in a 0.2 ��m DSOI CMOS Technology, 2020 20th European Conference on Radiation and Its Effects on Components and Systems(RADECS), 2020, 第 1 作者
（34） A radiation electrostatic potential model for FOI FinFET, 2020 20th European Conference on Radiation and Its Effects on Components and Systems(RADECS), 2020, 第 1 作者
（35） 考虑背栅偏置的FOI FinFET电流模型, Current Model of FOI FinFETs with Back-Gate Bias, 半导体技术, 2020, 第 2 作者

   

（ 1 ） 面向新一代行挺起的单片三维集成器件总剂量辐照下界面耦合研究, 负责人, 国家任务, 2024-01--2028-12
（ 2 ） 兆级抗辐射应用的特种绝缘体上硅晶圆及新型器件研究, 负责人, 国家任务, 2022-11--2026-11

（1）Radiation Hardening Using Back-gate Bias in Double-SOI Structure   2021-07-19