基本信息
李春龙  男  硕导  中国科学院微电子研究所
电子邮件: lichunlong@ime.ac.cn
通信地址: 北京市朝阳区北土城西路3号
邮政编码:

招生信息

   
招生专业
080903-微电子学与固体电子学
085400-电子信息
招生方向
集成电路先导工艺技术
新型纳米存储器件与集成技术

教育背景

2014-09--2017-09   中国科学院大学   博士
2000-09--2003-06   浙江大学 硅材料国家重点实验室   硕士

工作经历

   
工作简历
2014-09~2017-09,中国科学院大学, 博士
2000-09~2003-06,浙江大学 硅材料国家重点实验室, 硕士

教授课程

先进集成电路制造品质控制:理论与实务

专利与奖励

   
奖励信息
(1) 中国科学院年度杰出科技成就奖, , 部委级, 2014
专利成果
( 1 ) 一种三维NAND型铁电存储器、制作方法及操作方法, 2021, 第 2 作者, 专利号: CN110071116B

( 2 ) 一种三维闪存预充方法, 2020, 第 5 作者, 专利号: CN112053723A

( 3 ) 一种三维铁电存储器及其制造方法, 2020, 第 2 作者, 专利号: CN109920794B

( 4 ) 一种平衡晶圆间热预算的方法, 2020, 第 1 作者, 专利号: CN109686682B

( 5 ) 一种鳍式场效应晶体管及其制备方法, 2020, 第 1 作者, 专利号: CN107968122B

( 6 ) 一种3D NAND存储器及其制备方法, 2019, 第 3 作者, 专利号: CN110299362A

( 7 ) 精细线条制备方法, 2019, 第 2 作者, 专利号: CN103779190B

( 8 ) 一种铁电存储器、制作方法及操作方法, 2019, 第 1 作者, 专利号: CN110071115A

( 9 ) 一种三维NAND型铁电存储器、制作方法及操作方法, 2019, 第 2 作者, 专利号: CN110071116A

( 10 ) 鳍式场效应晶体管及其鳍的制造方法, 2019, 第 1 作者, 专利号: CN105762071B

( 11 ) 一种铁电存储器、铁电存储器的制备方法及控制方法, 2019, 第 3 作者, 专利号: CN109860304A

( 12 ) 一种半导体器件及其制造方法, 2019, 第 7 作者, 专利号: CN105702618B

( 13 ) 半导体器件的制造方法, 2019, 第 7 作者, 专利号: CN105322010B

( 14 ) 一种三维铁电存储器及其制作方法, 2019, 第 1 作者, 专利号: CN109473431A

( 15 ) 一种自对准接触孔刻蚀工艺方法, 2018, 第 2 作者, 专利号: CN104465493B

( 16 ) 一种半导体器件及其制造方法, 2018, 第 6 作者, 专利号: CN105702728B

( 17 ) 半导体器件及其制造方法, 2018, 第 7 作者, 专利号: CN105304629B

( 18 ) 一种改善阱注入前光刻胶残留的方法, 2018, 第 2 作者, 专利号: CN108231546A

( 19 ) 半导体器件及其制造方法, 2018, 第 8 作者, 专利号: CN105304628B

( 20 ) 采用电子束工艺定义连接孔的方法, 2018, 第 1 作者, 专利号: CN103794551B

( 21 ) 一种三维存储器及其制作方法, 2018, 第 3 作者, 专利号: CN107895724A

( 22 ) 一种三维存储器及其制备方法, 2018, 第 3 作者, 专利号: CN107863350A

( 23 ) 混合光学和电子束光刻方法, 2018, 第 2 作者, 专利号: CN103681251B

( 24 ) 一种硅深孔刻蚀方法, 2018, 第 3 作者, 专利号: CN105584986B

( 25 ) 鳍式场效应晶体管、鳍及其制造方法, 2016, 第 6 作者, 专利号: CN105679672A

( 26 ) 半导体器件及其制造方法, 2016, 第 1 作者, 专利号: CN105280697A

( 27 ) 半导体器件及其制造方法, 2016, 第 1 作者, 专利号: CN105261647A

( 28 ) 一种半导体器件及其制造方法, 2016, 第 6 作者, 专利号: CN105990213A

( 29 ) 鳍式场效应晶体管、鳍结构及其制造方法, 2016, 第 1 作者, 专利号: CN105762186A

( 30 ) 一种平坦化的方法, 2016, 第 2 作者, 专利号: CN105719964A

( 31 ) 一种半导体器件及其制造方法, 2016, 第 7 作者, 专利号: CN105632917A

( 32 ) 半导体器件及其制造方法, 2016, 第 7 作者, 专利号: CN105633081A

( 33 ) 半导体衬底、器件及其制造方法, 2016, 第 7 作者, 专利号: CN105575877A

( 34 ) 半导体衬底、器件及其制造方法, 2016, 第 7 作者, 专利号: CN105576027A

( 35 ) 一种MEMS工艺中的刻蚀方法, 2016, 第 4 作者, 专利号: CN105329846A

( 36 ) 半导体器件及其制造方法, 2016, 第 8 作者, 专利号: CN105322012A

( 37 ) 半导体器件及其制造方法, 2016, 第 8 作者, 专利号: CN105322011A

( 38 ) 半导体器件及其制造方法, 2016, 第 8 作者, 专利号: CN105261646A

( 39 ) 半导体器件及其制造方法, 2016, 第 7 作者, 专利号: CN105261587A

( 40 ) FinFet器件源漏区的形成方法, 2015, 第 4 作者, 专利号: CN104465389A

( 41 ) Heating method for maintaining a stable thermal budget, 2015, 专利号: US8926321(B2)

( 42 ) 平坦化处理方法, 2014, 第 3 作者, 专利号: CN103854965A

( 43 ) 降低线条粗糙度的光刻方法, 2014, 第 3 作者, 专利号: CN103777466A

( 44 ) 一种刻蚀方法, 2014, 第 2 作者, 专利号: CN104211010A

( 45 ) Method for Manufacturing Dummy Gate in Gate-Last Process and Dummy Gate in Gate-Last Process, 2014, 专利号: US2014273426(A1)

( 46 ) Wafer transfer apparatus and wafer transfer method, 2014, 专利号: US8834155(B2)

( 47 ) 一种后栅工艺假栅的制造方法和后栅工艺假栅, 2014, 第 1 作者, 专利号: CN103854986A

( 48 ) 一种后栅工艺假栅的制造方法和后栅工艺假栅, 2014, 第 1 作者, 专利号: CN103854985A

( 49 ) 一种后栅工艺假栅的制造方法和后栅工艺假栅, 2014, 第 1 作者, 专利号: CN103854984A

( 50 ) 平坦化处理方法, 2014, 第 3 作者, 专利号: CN103854966A

( 51 ) 鳍结构制造方法, 2014, 第 4 作者, 专利号: CN103854981A

( 52 ) 鳍结构制造方法, 2014, 第 3 作者, 专利号: CN103855009A

( 53 ) 后栅工艺中假栅极制造方法, 2014, 第 1 作者, 专利号: CN103794484A

( 54 ) 后栅工艺中器件隔离方法, 2014, 第 1 作者, 专利号: CN103794507A

( 55 ) 降低线条粗糙度的混合光刻方法, 2014, 第 2 作者, 专利号: CN103676493A

( 56 ) 降低电子束光刻时光刻胶粗糙度的方法, 2014, 第 3 作者, 专利号: CN103676491A

( 57 ) 半导体器件制造方法, 2014, 第 1 作者, 专利号: CN103681274A

( 58 ) 半导体器件及其制造方法, 2013, 第 2 作者, 专利号: CN103311280A

( 59 ) 燃料电池极板的MEMS制造方法, 2012, 第 1 作者, 专利号: CN102800872A

( 60 ) 离子注入设备的监测方法, 2012, 第 1 作者, 专利号: CN102751209A

( 61 ) 半导体制造方法, 2012, 第 1 作者, 专利号: CN102723272A

( 62 ) 半导体器件的制造方法, 2012, 第 1 作者, 专利号: CN102479680A

( 63 ) 半导体器件及其制造方法, 2012, 第 2 作者, 专利号: CN102842614A

( 64 ) 半导体器件及其制造方法, 2012, 第 2 作者, 专利号: CN102842595A

( 65 ) 避免氧化炉管二氯乙烯失效的方法和装置, 2012, 第 1 作者, 专利号: CN102820207A

( 66 ) 避免半导体制程菜单调试过程中出错的方法及系统, 2012, 第 1 作者, 专利号: CN102800564A

( 67 ) 燃料电池的MEMS制造方法, 2012, 第 1 作者, 专利号: CN102800879A

( 68 ) 用于保持热预算稳定的加热方法, 2012, 第 1 作者, 专利号: CN102760638A

( 69 ) 避免氧化炉管污染的方法, 2012, 第 1 作者, 专利号: CN102755975A

( 70 ) 防止积留水液的热氧化系统和方法, 2012, 第 1 作者, 专利号: CN102760640A

( 71 ) 半导体制造方法, 2012, 第 1 作者, 专利号: CN102751182A

( 72 ) 快速热处理设备的监测方法, 2012, 第 1 作者, 专利号: CN102751208A

( 73 ) 快速热退火设备中氧气浓度的监测方法, 2012, 第 1 作者, 专利号: CN102751211A

( 74 ) 晶圆传送装置以及晶圆传送方法, 2012, 第 1 作者, 专利号: CN102719895A

( 75 ) 金属前介质层的平坦化方法, 2012, 第 3 作者, 专利号: CN102543670A

出版信息

   
发表论文
(1) Hydrogen Source and Diffusion Path for Poly-Si Channel Passivation in Xtacking 3D NAND Flash Memory, IEEE JOURNAL OF THE ELECTRON DEVICES SOCIETY, 2020, 第 7 作者
(2) In-Situ Monitoring of Self-Heating Effect in Aggressively Scaled FinFETs and Its Quantitative Impact on Hot Carrier Degradation Under Dynamic Circuit Operation, 2020 IEEE INTERNATIONAL RELIABILITY PHYSICS SYMPOSIUM (IRPS), 2020, 第 6 作者
(3) An Improved Dimensional Measurement Method of Staircase Patterns With Higher Precision in 3D NAND, IEEE ACCESS, 2020, 通讯作者
(4) 损伤恢复机制对3D NAND闪存保持特性的影响, Impact of Damage Recovery on Retention Characteristics in 3D NAND Flash, 微纳电子技术, 2019, 第 5 作者
(5) A High Density and Low Cost Staircase Scheme for 3D NAND Flash Memory: SDS(Stair Divided Scheme), ECS JOURNAL OF SOLID STATE SCIENCE AND TECHNOLOGY, 2019, 通讯作者
(6) The influence of grain boundary interface traps on electrical characteristics of top select gate transistor in 3D NAND flash memory, SOLID-STATE ELECTRONICS, 2019, 第 8 作者
(7) An effective process to remove etch damage prior to selective epitaxial growth in 3D NAND flash memory, SEMICONDUCTOR SCIENCE AND TECHNOLOGY, 2019, 第 8 作者
(8) Investigation of Threshold Voltage Distribution Temperature Dependence in 3D NAND Flash, IEEE ELECTRON DEVICE LETTERS, 2019, 第 10 作者
(9) Two methods of tuning threshold voltage of bulk FinFETs with replacement high-k metal-gate stacks, SOLID-STATE ELECTRONICS, 2017, 其他(合作组作者)
(10) Gate patterning in 14 nm and beyond nodes: from planar devices to three dimensional Finfet devicesLingkuan, Applied Surface Science, 2016, 第 4 作者
(11) Gate patterning in 14 nm and beyond nodes: from planar devices to three dimensional Finfet devices, APPLIED SURFACE SCIENCE, 2016, 第 4 作者
(12) Planar Bulk MOSFETs With Self-Aligned Pocket Well to Improve Short-Channel Effects and Enhance Device Performance, IEEE TRANSACTIONS ON ELECTRON DEVICES, 2015, 第 14 作者
(13) Device parameter optimization for sub-20 nm node HK/MG-last bulk FinFETs, Journal of Semiconductors, 2015, 第 10 作者
(14) Impact of Continuing Scaling on the Device Performance of 3D Cylindrical Junction-less Charge Trapping Memory, JOURNAL OF SEMICONDUCTORS, 2015, 第 8 作者
(15) Self-assembling morphologies of symmetrical PS-b-PMMA in different sized confining grooves, RSC ADVANCES, 2014, 第 4 作者
(16) Application of Atomic Layer Deposition Tungsten (ALD W) as Gate Filling Metal for 22 nm and Beyond Nodes CMOS Technology, ECS JOURNAL OF SOLID STATE SCIENCE AND TECHNOLOGY, 2014, 第 7 作者
(17) Mitigation of reverse short channel effect with multilayer TiN Ti TiN metal gates in gate last Pmosfets, IEEE ELECTRON DEVICE LETTERS, 2014, 第 8 作者
(18) Innovatively composite hard mask to feature sub-30 nm gate patterning, MICROELECTRONIC ENGINEERING, 2014, 第 2 作者
(19) Transistor gate line roughness formation and reduction in sub-30-nm gate patterning using multilayer hard mask structure, JOURNAL OF MICRO-NANOLITHOGRAPHY MEMS AND MOEMS, 2014, 第 3 作者
(20) Application of Atomic Layer Deposition Tungsten (ALD W) as Gate Filling Metal for 22 nm and Beyond Nodes CMOS Technology, ATOMIC LAYER DEPOSITION APPLICATIONS 9, 2013, 第 8 作者
(21) 22纳米及以下技术代硅刻蚀工艺研究, Research on Silicon Dry Etch for 22nm and Beyond Nodes, 2013, 第 1 作者

科研活动

   
科研项目
( 1 ) 下一代三维存储器沟道材料优化, 负责人, 企业委托, 2020-01--2022-12
( 2 ) 64层3D NAND 存储单元可靠性技术研究, 负责人, 企业委托, 2018-09--2020-12