基本信息
郭轩  男  硕导  中国科学院微电子研究所
电子邮件: guoxuan@ime.ac.cn
通信地址: 北京市朝阳区北土城西路3号
邮政编码:

招生信息

   
招生专业
140100-集成电路科学与工程
招生方向
超高速数模混合集成电路设计(ADC、DAC),模拟集成电路设计

教育背景

2013-09--2018-06   中国科学院微电子研究所   工学博士
2009-09--2013-06   湖南大学   工学学士

工作经历

   
工作简历
2021-07~现在, 中国科学院微电子研究所, 副研究员/课题组长
2018-07~2021-07,中国科学院微电子研究所, 助理研究员

专利与奖励

   
奖励信息
(1) 中国科学院科技促进发展奖, 一等奖, 部委级, 2023
(2) 中国电子学会科学技术奖, 二等奖, 省级, 2022
专利成果
( 1 ) 流水线型模数转换器及其时序控制方法和时序产生电路, 发明专利, 2023, 第 2 作者, 专利号: CN115580305A

( 2 ) 一种调制器电路的实现方法、调制器电路及模数转换器, 发明专利, 2023, 第 2 作者, 专利号: CN115580306A

( 3 ) 一种级间增益误差校准方法、装置、设备及介质, 发明专利, 2022, 第 3 作者, 专利号: CN114584140A

( 4 ) 一种流水线模数转换器误差提取方法、装置、设备及介质, 发明专利, 2022, 第 3 作者, 专利号: CN114465622A

( 5 ) 一种流水线模数转换器误差提取方法、装置、设备及介质, 发明专利, 2022, 第 3 作者, 专利号: CN114465622A

( 6 ) 一种比较器阈值误差校准方法、装置、设备及介质, 2023, 第 2 作者, 专利号: CN114448435B

( 7 ) 一种比较器阈值误差校准方法、装置、设备及介质, 发明专利, 2022, 第 2 作者, 专利号: CN114448435A

( 8 ) 一种比较器阈值误差校准方法、装置、设备及介质, 发明专利, 2022, 第 2 作者, 专利号: CN114448435A

( 9 ) 流水线ADC的级间增益误差校准方法及其电路、流水线ADC, 发明专利, 2022, 第 2 作者, 专利号: CN114448434A

( 10 ) 流水线ADC的级间增益误差校准方法及其电路、流水线ADC, 发明专利, 2022, 第 2 作者, 专利号: CN114448434A

( 11 ) 一种伪随机多电平生成电路, 发明专利, 2023, 第 3 作者, 专利号: CN116527022A

( 12 ) 一种补偿电路及补偿方法, 发明专利, 2022, 第 2 作者, 专利号: CN114389609A

( 13 ) 输入前端匹配电路及输入前端匹配电路信号链结构, 发明专利, 2022, 第 3 作者, 专利号: CN114499458A

( 14 ) 输入前端匹配电路及输入前端匹配电路信号链结构, 发明专利, 2022, 第 3 作者, 专利号: CN114499458A

( 15 ) 输入前端匹配电路及输入前端匹配电路信号链结构, 发明专利, 2022, 第 3 作者, 专利号: CN114499458A

( 16 ) 无采保流水线模数转换器的校准方法和装置, 发明专利, 2022, 第 4 作者, 专利号: CN114268318A

( 17 ) 一种具有动态失调校准电路的比较器电路和电子设备, 发明专利, 2022, 第 3 作者, 专利号: CN114371753A

( 18 ) 并行数据同步发送的方法及系统, 专利授权, 2019, 第 5 作者, 专利号: CN110196825A

( 19 ) 一种基于动态电阻单元的伪差分式半导体只读存储阵列, 发明专利, 2017, 第 1 作者, 专利号: CN106653088A

出版信息

   
发表论文
(1) A 500MS/s 14-bit Pipelined ADC with Startup Protection Circuit in 40 nm CMOS, IEEE Access, 2025, 第 2 作者  通讯作者
(2) A 100-MHz bandwidth continuous-time sigma-delta ADC with 1 V supply in 28 nm CMOS, Microelectronics Journal, 2025, 第 2 作者  通讯作者
(3) A 500 MSs 12b single channel SAR-assisted pipelined ADC with two-stage open-loop dynamic amplifier, Microelectronics Journal, 2025, 第 2 作者  通讯作者
(4) A 25-GS/s 8-bit Current-Steering DAC With ADC-Based Duty-Cycle Detection in 40-nm CMOS, IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2025, 第 3 作者
(5) A 16-Bit 5 GS/s DAC With Redundant-MSB Based Digital Pre-Distortion Achieving SFDR >61dBc Up to 2.4GHz in 40-nm CMOS, IEEE Transactions on Circuits and Systems II: Express Briefs, 2024, 第 3 作者
(6) A 28-nm Dual-Mode Explicit Class-F23 VCO With Low-Loss CM Return Path Achieving 70-400-kHz 1/ f3 PN Corner Over 4.9-7.3-GHz TR, IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2024, 第 3 作者
(7) A Quad-Core VCO Incorporating Area-Saving Folded S-Shaped Tail Filtering in 28-nm CMOS, IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2024, 第 3 作者
(8) A 1.25GS/s 10-bit single-channel ring amplifier-based pipelined ADC in 28-nm CMOS, Microelectronics Journal, 2024, 第 1 作者  通讯作者
(9) A 12bit 1.6GS/s pipelined ADC with multi-level dither injection achieving 68dB SFDR over PVT, MICROELECTRONICS JOURNAL, 2024, 第 3 作者  通讯作者
(10) A 1-GS/s 12-bit Single-Channel Pipelined ADC in 28-nm CMOS With Input-Split Fully Differential Ring Amplifier, IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, 2023, 第 3 作者  通讯作者
(11) 5G基站宽带功率放大器芯片性能评价方法研究, Research on the Performance Evaluation Method of Broad-band Power Amplifier IC for 5G Basestation, 信息技术与标准化, 2022, 第 5 作者
(12) 基于JESD204B的多通道数据同步传输设计与验证, Design and Verification of Multi-channel Data Synchronous Transmission Based on JESD204B, 固体电子学研究与进展, 2021, 第 2 作者
(13) 无采保流水线型ADC中比较器失调后台校准方法与FPGA实现, Background calibration and FPGA implementation of comparator offset in SHA-less pipelined ADC, 微电子学与计算机, 2021, 第 2 作者
(14) A 4-bit 36 GS/s ADC with 18 GHz Analog Bandwidth in 40 nm CMOS Process, ELECTRONICS, 2020, 第 2 作者  通讯作者
(15) 基于40 nm工艺的单比特超宽带ADC, A Single Bit Ultra-wide Band ADC Based on 40 nm Process, 固体电子学研究与进展, 2020, 第 2 作者
(16) A 12-Bit 2.4 GS/s Four-Channel Pipelined ADC with a Novel On-Chip Timing Mismatch Calibration, ELECTRONICS, 2020, 第 2 作者  通讯作者
(17) A 1 GS/s 12-Bit Pipelined/SAR Hybrid ADC in 40 nm CMOS Technology, ELECTRONICS, 2020, 第 2 作者  通讯作者
(18) 一种基于40nm CMOS工艺的超宽带高速ADC, An Ultra-Wideband High Speed ADC Based on 40 nm CMOS Process, 半导体技术, 2020, 第 2 作者
(19) 用于1 GSample/s 14位ADC的运算跨导放大器, Operational Transconductance Amplifier Applied in 1 GSample/s 14 bit A/D Converter, 电子与封装, 2020, 第 2 作者
(20) A 2.6 GS/s 8-Bit Time-Interleaved SAR ADC in 55 nm CMOS Technology, ELECTRONICS, 2019, 第 3 作者
(21) A 10-GS/s 8-bit 4-way interleaved folding ADC in 0.18 mu m SiGe-BiCMOS, IEICE ELECTRONICS EXPRESS, 2019, 第 6 作者
(22) A 10-GS/s 8-bit SiGe ADC with Isolated 4x4 Analog Input Multiplexer, 2019 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS (ISCAS), 2019, 第 6 作者
(23) A 3GS/s 12-bit Current-Steering Digital-to-Analog Converter (DAC) in 55 nm CMOS Technology, ELECTRONICS, 2019, 第 2 作者
(24) An 8 GSps 14 bit RF DAC With IM3 <-62 dBc up to 3.6 GHz, IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II-EXPRESS BRIEFS, 2019, 第 6 作者
(25) A 5GS/s 8-bit ADC with Self-Calibration in 0.18 mu m SiGe BiCMOS Technology, ELECTRONICS, 2019, 第 3 作者
(26) A 3GSps 12-bit Four-Channel Time-Interleaved Pipelined ADC in 40 nm CMOS Process, ELECTRONICS, 2019, 第 2 作者
(27) High speed high resolution direct digital frequency synthesizer with non-linear DAC coarse quantization and ROM-based piecewise linear interpolation, ANALOG INTEGRATED CIRCUITS AND SIGNAL PROCESSING, 2017, 第 1 作者
(28) A 2-GHz 32-bit ROM-based direct-digital frequency synthesizer in 0.13 um CMOS, ANALOG INTEGRATED CIRCUITS AND SIGNAL PROCESSING, 2017, 第 3 作者
(29) A 4-GHz 32-bit Direct Digital Frequency Synthesizer in 0.25 mu m SiGe HBT with SFDR > 46 dBc up to Nyquist bandwidth, 2016 IEEE BIPOLAR/BICMOS CIRCUITS AND TECHNOLOGY MEETING (BCTM), 2016, 第 1 作者  通讯作者

科研活动

   
科研项目
( 1 ) 适用于大带宽示波器的ADC芯片研究, 负责人, 国家任务, 2024-10--2026-10
( 2 ) 碳基A/D转换器研究, 负责人, 国家任务, 2022-11--2026-12
( 3 ) 高速高精度ADC/DAC芯片设计, 参与, 国家任务, 2022-07--2026-12
( 4 ) 高通量物理数据采集与接入技术, 负责人, 国家任务, 2022-01--2024-12
( 5 ) Sigma-Delta型模数转换器芯片研发, 参与, 地方任务, 2022-01--2024-12

指导学生

现指导学生

上官艺娜  硕士研究生  085400-电子信息  

宋方凝  硕士研究生  080903-微电子学与固体电子学  

刘智豪  硕士研究生  085400-电子信息  

曾庆和  硕士研究生  085400-电子信息  

张龙祥  硕士研究生  085403-集成电路工程  

王必飞  硕士研究生  085401-新一代电子信息技术(含量子技术等)  

杨瑞琪  硕士研究生  085403-集成电路工程  

董莹涛  硕士研究生  085403-集成电路工程  

丁超  硕士研究生  085403-集成电路工程  

陈子轩  硕士研究生  085401-新一代电子信息技术(含量子技术等)  

王子璇  硕士研究生  085403-集成电路工程