郭轩-中国科学院大学-UCAS

招生信息

招生专业

140100-集成电路科学与工程

招生方向

超高速数模混合集成电路设计(ADC、DAC)，模拟集成电路设计

教育背景

2013-09--2018-06 中国科学院微电子研究所工学博士
2009-09--2013-06 湖南大学工学学士

工作经历

工作简历

2021-07~现在, 中国科学院微电子研究所, 副研究员
2018-07~2021-07,中国科学院微电子研究所, 助理研究员

专利与奖励

奖励信息

（1）中国科学院科技促进发展奖, 一等奖, 部委级, 2023
（2）中国电子学会科学技术奖, 二等奖, 省级, 2022

专利成果

（ 1 ）流水线型模数转换器及其时序控制方法和时序产生电路, 发明专利, 2023, 第 2 作者, 专利号: CN115580305A

（ 2 ）一种调制器电路的实现方法、调制器电路及模数转换器, 发明专利, 2023, 第 2 作者, 专利号: CN115580306A

（ 3 ）一种级间增益误差校准方法、装置、设备及介质, 发明专利, 2022, 第 3 作者, 专利号: CN114584140A

（ 4 ）一种流水线模数转换器误差提取方法、装置、设备及介质, 发明专利, 2022, 第 3 作者, 专利号: CN114465622A

（ 5 ）一种流水线模数转换器误差提取方法、装置、设备及介质, 发明专利, 2022, 第 3 作者, 专利号: CN114465622A

（ 6 ）一种比较器阈值误差校准方法、装置、设备及介质, 2023, 第 2 作者, 专利号: CN114448435B

（ 7 ）一种比较器阈值误差校准方法、装置、设备及介质, 发明专利, 2022, 第 2 作者, 专利号: CN114448435A

（ 8 ）一种比较器阈值误差校准方法、装置、设备及介质, 发明专利, 2022, 第 2 作者, 专利号: CN114448435A

（ 9 ）流水线ADC的级间增益误差校准方法及其电路、流水线ADC, 发明专利, 2022, 第 2 作者, 专利号: CN114448434A

（ 10 ）流水线ADC的级间增益误差校准方法及其电路、流水线ADC, 发明专利, 2022, 第 2 作者, 专利号: CN114448434A

（ 11 ）一种伪随机多电平生成电路, 发明专利, 2023, 第 3 作者, 专利号: CN116527022A

（ 12 ）一种补偿电路及补偿方法, 发明专利, 2022, 第 2 作者, 专利号: CN114389609A

（ 13 ）输入前端匹配电路及输入前端匹配电路信号链结构, 发明专利, 2022, 第 3 作者, 专利号: CN114499458A

（ 14 ）输入前端匹配电路及输入前端匹配电路信号链结构, 发明专利, 2022, 第 3 作者, 专利号: CN114499458A

（ 15 ）输入前端匹配电路及输入前端匹配电路信号链结构, 发明专利, 2022, 第 3 作者, 专利号: CN114499458A

（ 16 ）无采保流水线模数转换器的校准方法和装置, 发明专利, 2022, 第 4 作者, 专利号: CN114268318A

（ 17 ）一种具有动态失调校准电路的比较器电路和电子设备, 发明专利, 2022, 第 3 作者, 专利号: CN114371753A

（ 18 ）并行数据同步发送的方法及系统, 专利授权, 2019, 第 5 作者, 专利号: CN110196825A

（ 19 ）一种基于动态电阻单元的伪差分式半导体只读存储阵列, 发明专利, 2017, 第 1 作者, 专利号: CN106653088A

出版信息

发表论文

[1] Microelectronics Journal. 2024,   通讯作者
[2] 郭轩. A 1.25GS/s 10-bit single-channel ring amplifier-based pipelined ADC in 28-nm CMOS. Microelectronics Journal[J]. 2024, 第 1 作者  通讯作者  https://www.sciencedirect.com/science/article/pii/S0026269224000727.
[3] Feitong Wu, Hanbo Jia, Xuan Guo, Zilin Jiang, Xinyu Liu. A 12bit 1.6GS/s pipelined ADC with multi-level dither injection achieving 68dB SFDR over PVT. MICROELECTRONICS JOURNAL. 2024, 第 3 作者143: http://dx.doi.org/10.1016/j.mejo.2023.106048.
[4] Zhang, Heng, He, Ben, Guo, Xuan, Wu, Danyu, Liu, Xinyu. A 1-GS/s 12-bit Single-Channel Pipelined ADC in 28-nm CMOS With Input-Split Fully Differential Ring Amplifier. IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS. 2023, 第 3 作者  通讯作者  http://dx.doi.org/10.1109/TVLSI.2023.3323568.
[5] 菅端端, 任翔, 南江, 刘舒宁, 郭轩, 刘果果. 5G基站宽带功率放大器芯片性能评价方法研究. 信息技术与标准化[J]. 2022, 第 5 作者7-11, http://lib.cqvip.com/Qikan/Article/Detail?id=7107065757.
[6] 徐潇迪, 郭轩, 周磊, 季尔优, 武锦. 基于JESD204B的多通道数据同步传输设计与验证. 固体电子学研究与进展[J]. 2021, 第 2 作者41(4): 304-308, http://lib.cqvip.com/Qikan/Article/Detail?id=7105712795.
[7] 赵浩男, 郭轩, 周磊, 吴旦昱, 武锦. 无采保流水线型ADC中比较器失调后台校准方法与FPGA实现. 微电子学与计算机[J]. 2021, 第 2 作者38(9): 93-98, http://lib.cqvip.com/Qikan/Article/Detail?id=7105634530.
[8] Jia, Hanbo, Guo, Xuan, Zheng, Xuqiang, Xu, Xiaodi, Wu, Danyu, Zhou, Lei, Wu, Jin, Liu, Xinyu. A 4-bit 36 GS/s ADC with 18 GHz Analog Bandwidth in 40 nm CMOS Process. ELECTRONICS[J]. 2020, 第 2 作者  通讯作者  9(10): https://doaj.org/article/50306666080f4c4a82c7a55036447211.
[9] 易政, 郭轩, 郑旭强, 季尔优, 吴旦昱. 基于40 nm工艺的单比特超宽带ADC. 固体电子学研究与进展[J]. 2020, 第 2 作者40(4): 275-279, http://lib.cqvip.com/Qikan/Article/Detail?id=7102848654.
[10] Jia, Hanbo, Guo, Xuan, Wu, Danyu, Zhou, Lei, Luan, Jian, Wu, Nanxun, Huang, Yinkun, Zheng, Xuqiang, Wu, Jin, Liu, Xinyu. A 12-Bit 2.4 GS/s Four-Channel Pipelined ADC with a Novel On-Chip Timing Mismatch Calibration. ELECTRONICS[J]. 2020, 第 2 作者  通讯作者  9(6): https://doaj.org/article/6649d333b90e475fb20f384fa8b47e24.
[11] Jianwen Li, Xuan Guo, Jian Luan, Danyu Wu, Lei Zhou, Nanxun Wu, Yinkun Huang, Hanbo Jia, Xuqiang Zheng, Jin Wu, Xinyu Liu. A 1 GS/s 12-Bit Pipelined/SAR Hybrid ADC in 40 nm CMOS Technology. ELECTRONICS[J]. 2020, 第 2 作者  通讯作者  9(2): https://doaj.org/article/2fa435dab08b4c2ab68e2b345a57c5b4.
[12] 易政, 郭轩, 郑旭强, 周磊, 季尔优, 吴旦昱. 一种基于40nm CMOS工艺的超宽带高速ADC. 半导体技术[J]. 2020, 第 2 作者45(8): 586-591, http://lib.cqvip.com/Qikan/Article/Detail?id=7102588224.
[13] 李泽宇, 郭轩, 武锦, 唐鹤. 用于1 GSample/s 14位ADC的运算跨导放大器. 电子与封装[J]. 2020, 第 2 作者20(7): 39-43, http://lib.cqvip.com/Qikan/Article/Detail?id=7102302303.
[14] Wang, Dong, Zhu, Xiaoge, Guo, Xuan, Luan, Jian, Zhou, Lei, Wu, Danyu, Liu, Huasen, Wu, Jin, Liu, Xinyu. A 2.6 GS/s 8-Bit Time-Interleaved SAR ADC in 55 nm CMOS Technology. ELECTRONICS[J]. 2019, 第 3 作者8(3): https://doaj.org/article/9c5cdb1bc3e6463095463bfb2763ae7d.
[15] Liu, Huasen, Wu, Danyu, Zhou, Lei, Huang, Yinkun, Luan, Jian, Guo, Xuan, Wang, Dong, Zheng, Xuqiang, Wu, Jin, Liu, Xinyu. A 10-GS/s 8-bit 4-way interleaved folding ADC in 0.18 mu m SiGe-BiCMOS. IEICE ELECTRONICS EXPRESS[J]. 2019, 第 6 作者16(3):
[16] Wu, Danyu, Zhou, Lei, Liu, Huasen, Huang, Yinkun, Luan, Jian, Guo, Xuan, Wu, Jin, Liu, Xinyu, IEEE. A 10-GS/s 8-bit SiGe ADC with Isolated 4x4 Analog Input Multiplexer. 2019 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS (ISCAS). 2019, 第 6 作者
[17] Wang, Dong, Guo, Xuan, Zhou, Lei, Wu, Danyu, Luan, Jian, Liu, Huasen, Wu, Jin, Liu, Xinyu. A 3GS/s 12-bit Current-Steering Digital-to-Analog Converter (DAC) in 55 nm CMOS Technology. ELECTRONICS[J]. 2019, 第 2 作者8(4): https://doaj.org/article/6f7d2403bcca42298faa11c3b7430906.
[18] Wang, Dong, Zhou, Lei, Wu, Danyu, Ma, Chonghe, Xue, Jinxin, Guo, Xuan, Luan, Jian, Liu, Huasen, Wu, Jin, Liu, Xinyu. An 8 GSps 14 bit RF DAC With IM3 <-62 dBc up to 3.6 GHz. IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II-EXPRESS BRIEFS[J]. 2019, 第 6 作者66(5): 768-772, https://www.webofscience.com/wos/woscc/full-record/WOS:000466944200012.
[19] Wang, Dong, Luan, Jian, Guo, Xuan, Zhou, Lei, Wu, Danyu, Liu, Huasen, Ding, Hao, Wu, Jin, Liu, Xinyu. A 5GS/s 8-bit ADC with Self-Calibration in 0.18 mu m SiGe BiCMOS Technology. ELECTRONICS[J]. 2019, 第 3 作者8(2):
[20] Li, Jianwen, Guo, Xuan, Luan, Jian, Wu, Danyu, Zhou, Lei, Huang, Yinkun, Wu, Nanxun, Jia, Hanbo, Zheng, Xuqiang, Wu, Jin, Liu, Xinyu. A 3GSps 12-bit Four-Channel Time-Interleaved Pipelined ADC in 40 nm CMOS Process. ELECTRONICS[J]. 2019, 第 2 作者8(12): http://dx.doi.org/10.3390/electronics8121551.
[21] Guo, Xuan, Wu, Danyu, Zhou, Lei, Liu, Huasen, Wu, Jin, Liu, Xinyu. High speed high resolution direct digital frequency synthesizer with non-linear DAC coarse quantization and ROM-based piecewise linear interpolation. ANALOG INTEGRATED CIRCUITS AND SIGNAL PROCESSING[J]. 2017, 第 1 作者90(1): 263-272, https://www.webofscience.com/wos/woscc/full-record/WOS:000391922200025.
[22] 周磊, 吴旦昱, 郭轩, 刘新宇, 武锦, 刘华森. A 2-GHz 32-bit ROM-based direct-digital frequency synthesizer in 0.13 μm CMOS. ANALOG INTEGRATED CIRCUITS AND SIGNAL PROCESSING[J]. 2017, 第 3 作者http://159.226.55.106/handle/172511/18004.
[23] Guo Xuan, Wu Danyu, Zhou Lei, Liu Huasen, Wu Jin, Liu Xinyu, IEEE. A 4-GHz 32-bit Direct Digital Frequency Synthesizer in 0.25 mu m SiGe HBT with SFDR > 46 dBc up to Nyquist bandwidth. 2016 IEEE BIPOLAR/BICMOS CIRCUITS AND TECHNOLOGY MEETING (BCTM). 2016, 第 1 作者86-89,

科研活动

科研项目

（ 1 ）碳基A/D转换器研究, 负责人, 国家任务, 2022-11--2026-12
（ 2 ）高通量物理数据采集与接入技术, 负责人, 国家任务, 2022-01--2024-12
（ 3 ）高速高精度ADC/DAC芯片设计, 参与, 国家任务, 2022-07--2026-12
（ 4 ） Sigma-Delta型模数转换器芯片研发, 参与, 地方任务, 2022-01--2024-12