基本信息
殷华湘  男  博导  中国科学院微电子研究所
电子邮件: yinhuaxiang@ime.ac.cn
通信地址: 北京市朝阳区北土城西路3号
邮政编码: 100029

研究领域

1. 高级纳米CMOS器件

2. 集成电路先进工艺技术

3. 低维纳米材料与器件

4. 信息显示功能器件

5. 先进半导体辐射探测器

招生信息

每年招收博士、硕士研究生2-5名,以博士研究生为主

招生专业
080903-微电子学与固体电子学
080901-物理电子学
085400-电子信息
招生方向
集成电路先导工艺技术
半导体器件
物联网与传感器技术

教育背景

2000-03--2003-03   中国科学院微电子研究所   博士学位
1996-09--1999-07   中国科学院微电子研究所   硕士学位
1992-09--1996-07   天津大学   学士学位
学历

博士研究生

学位

工学博士

工作经历

20032010年期间在韩国三星电子(集团)中央研究所——综合技术院任高级研究员;2010年至今在中国科学院微电子研究所任研究员、集成电路先导工艺研究中心及中科院微电子器件和集成技术重点实验室副主任。2011年入选中科院“****”。

工作简历
2017-05~现在, 中国科学院微电子研究所, 副主任/研究员
2010-08~2017-04,中国科学院微电子研究所, 研究员
2003-07~2010-07,韩国三星电子(集团)综合技术院, 高级研究员

教授课程

半导体器件物理
半导体工艺与制造技术
半导体制造技术

专利与奖励

已申请300余项专利,已获得130余项中国、美国、韩国等发明专利授权,其中包括美国专利授权超过30项。获得国家、省部级科研奖励4项。

奖励信息
(1) 中国电子信息科技创新团队奖, 一等奖, 部委级, 2020
(2) 22-14纳米集成电路器件工艺先导技术, 二等奖, 国家级, 2017
(3) 22纳米集成电路核心工艺技术及应用, 一等奖, 省级, 2016
(4) 极大规模集成电路关键技术研究集体, 一等奖, 院级, 2014
专利成果
( 1 ) 生物传感器的制造方法、生物传感器及生物传感器的应用, [[[", 第 7 作者, 专利号: [[[CN111693589A]]]

( 2 ) 一种CFET结构、其制备方法以及应用其的半导体器件, 发明专利, 2021, 第 2 作者, 专利号: CN113206090A

( 3 ) 一种微电极结构及其制作方法及包括该器件的电子设备, 专利授权, 2021, 第 8 作者, 专利号: CN110174453B

( 4 ) 一种半导体器件及制备方法, 发明专利, 2021, 第 2 作者, 专利号: CN113192891A

( 5 ) 一种铁电薄膜及其沉积方法、应用, 发明专利, 2021, 第 3 作者, 专利号: CN113178478A

( 6 ) 一种纳米网的制备方法, 发明专利, 2021, 第 6 作者, 专利号: CN113173553A

( 7 ) 一种垂直纳米线阵列的制备方法, 发明专利, 2021, 第 6 作者, 专利号: CN113173557A

( 8 ) 一种纳米线MIM阵列器件及制备方法, 发明专利, 2021, 第 3 作者, 专利号: CN113173555A

( 9 ) 一种隧穿场效应晶体管及其制备方法, 发明专利, 2021, 第 3 作者, 专利号: CN113178490A

( 10 ) 一种负电容场效应晶体管及其制备方法、一种半导体器件, 发明专利, 2021, 第 1 作者, 专利号: CN113178491A

( 11 ) 一种半导体器件的制备方法及半导体器件, 发明专利, 2021, 第 2 作者, 专利号: CN113178488A

( 12 ) 一种薄电容耦合晶闸管及薄电容耦合晶闸管的制备方法, 发明专利, 2021, 第 2 作者, 专利号: CN113178484A

( 13 ) 一种半导体器件及其形成方法, 专利授权, 2021, 第 2 作者, 专利号: CN109216463B

( 14 ) 3D NAND存储器及其制造方法, 专利授权, 2021, 第 2 作者, 专利号: CN108447870B

( 15 ) 一种纳米线围栅器件的形成方法, 专利授权, 2021, 第 1 作者, 专利号: CN110034015B

( 16 ) 量子点器件及其制作方法, 专利授权, 2021, 第 1 作者, 专利号: CN108417635B

( 17 ) 一种NMOS晶体管及其制造方法、三维异质集成芯片, 发明专利, 2021, 第 3 作者, 专利号: CN112864229A

( 18 ) 一种半导体器件及其制造方法、集成电路、电子设备, 发明专利, 2021, 第 6 作者, 专利号: CN112652664A

( 19 ) 一种漂移探测器的双面制备方法及漂移探测器, 专利授权, 2021, 第 2 作者, 专利号: CN110854222B

( 20 ) 一种漂移探测器的制备方法及漂移探测器, 专利授权, 2021, 第 2 作者, 专利号: CN110854223B

( 21 ) 内侧墙的刻蚀方法、刻蚀气体及纳米线器件的制备方法, 专利授权, 2021, 第 7 作者, 专利号: CN110938434B

( 22 ) 垂直纳米线晶体管与其制作方法, 专利授权, 2021, 第 1 作者, 专利号: CN108511344B

( 23 ) 一种堆叠MOS器件及其制备方法, 发明专利, 2020, 第 3 作者, 专利号: CN112151616A

( 24 ) 一种半导体结构及其制备方法, 发明专利, 2020, 第 6 作者, 专利号: CN112151511A

( 25 ) 感光半导体结构及其感光波段调节方法、组成的光电器件, 发明专利, 2020, 第 7 作者, 专利号: CN112151638A

( 26 ) 半导体器件制造方法, 专利授权, 2020, 第 2 作者, 专利号: CN106504983B

( 27 ) 一种绝缘体上半导体结构及其抗总剂量辐照加固方法, 发明专利, 2020, 第 6 作者, 专利号: CN112086516A

( 28 ) 电荷俘获型存储器和其制作方法, 专利授权, 2020, 第 2 作者, 专利号: CN109727992B

( 29 ) 半导体器件及其制作方法, 专利授权, 2020, 第 2 作者, 专利号: CN107068769B

( 30 ) 电子束正胶的曝光方法, 发明专利, 2020, 第 3 作者, 专利号: CN111999987A

( 31 ) 光刻胶的涂胶方法, 发明专利, 2020, 第 3 作者, 专利号: CN111905988A

( 32 ) 高粘度光刻胶的涂胶方法, 发明专利, 2020, 第 3 作者, 专利号: CN111905989A

( 33 ) 三维垂直单晶体管铁电存储器及其制备方法, 专利授权, 2020, 第 1 作者, 专利号: CN110047844B

( 34 ) 一种量子点器件及其制备方法, 发明专利, 2020, 第 2 作者, 专利号: CN111900162A

( 35 ) 半导体结构、其制作方法、半导体存储器及电子设备, 发明专利, 2020, 第 7 作者, 专利号: CN111900165A

( 36 ) DRAM存储单元及其制造方法、存储单元阵列、芯片, 发明专利, 2020, 第 4 作者, 专利号: CN111883531A

( 37 ) 三维固态电容器的制造方法、三维固态电容器及电子设备, 专利授权, 2020, 第 8 作者, 专利号: CN110164851B

( 38 ) Method For Forming Gate-All-Around Nanowire Device, 发明专利, 2020, 专利号: US20200335596(A1)

( 39 ) X射线阵列传感器、探测器及其制作方法, 发明专利, 2020, 第 1 作者, 专利号: CN111799351A

( 40 ) NEGATIVE CAPACITANCE FIELD EFFECT TRANSISTOR AND METHOD FOR MANUFACTURING THE SAME, 发明专利, 2020, 专利号: US20200328309(A1)

( 41 ) MULTILAYER MOS DEVICE AND METHOD FOR MANUFACTURING THE SAME, 发明专利, 2020, 专利号: US20200211910(A1)

( 42 ) 一种存储器件、存储器及其制作方法、电子设备和芯片, 发明专利, 2020, 第 1 作者, 专利号: CN111162120A

( 43 ) 一种片上单晶材料的制备方法, 发明专利, 2020, 第 1 作者, 专利号: CN111146141A

( 44 ) 一种鳍状结构、半导体器件及其制备方法, 发明专利, 2020, 第 5 作者, 专利号: CN111146089A

( 45 ) 光电探测器与其制作方法, 专利授权, 2020, 第 3 作者, 专利号: CN108257946B

( 46 ) 一种片上单晶半导体材料的制备方法, 发明专利, 2020, 第 1 作者, 专利号: CN111128695A

( 47 ) 一种纳米线及其制作方法, 发明专利, 2020, 第 5 作者, 专利号: CN111128676A

( 48 ) 一种微纳通孔的制备方法及具有微纳通孔的结构, 发明专利, 2020, 第 6 作者, 专利号: CN111115561A

( 49 ) 一种半导体器件及其制造方法, 专利授权, 2020, 第 2 作者, 专利号: CN106601793B

( 50 ) 一种探测器、热敏电阻、氧化钒薄膜及其制造方法, 专利授权, 2020, 第 3 作者, 专利号: CN108807346B

( 51 ) 形成纳米线阵列的方法, 专利授权, 2020, 第 3 作者, 专利号: CN105742231B

( 52 ) 一种调节高K金属栅CMOS器件阈值的方法, 专利授权, 2020, 第 1 作者, 专利号: CN107180793B

( 53 ) 一种CMOS器件及其制作方法, 专利授权, 2020, 第 1 作者, 专利号: CN107564864B

( 54 ) 一种垂直TFET及其制造方法, 专利授权, 2020, 第 2 作者, 专利号: CN106981422B

( 55 ) 一种半导体器件纳米线及其制备方法, 发明专利, 2020, 第 6 作者, 专利号: CN110896027A

( 56 ) 一种鳍状结构及半导体器件的制备方法, 发明专利, 2020, 第 4 作者, 专利号: CN110896034A

( 57 ) 一种三维静态随机存取存储器及其制备方法, 发明专利, 2020, 第 1 作者, 专利号: CN110854117A

( 58 ) 一种鳍状结构及半导体器件的制备方法, 发明专利, 2020, 第 4 作者, 专利号: CN110752155A

( 59 ) 一种CMOS器件及其制作方法, 专利授权, 2020, 第 1 作者, 专利号: CN107464783B

( 60 ) 隧穿场效应晶体管及其制造方法, 专利授权, 2020, 第 2 作者, 专利号: CN106558609B

( 61 ) 隧穿场效应晶体管及其制造方法, 专利授权, 2020, 第 2 作者, 专利号: CN106558609B

( 62 ) 堆叠纳米线MOS晶体管制作方法, 专利授权, 2020, 第 1 作者, 专利号: CN106531632B

( 63 ) 一种调节CMOS器件阈值的方法及CMOS器件, 专利授权, 2019, 第 2 作者, 专利号: CN107195631B

( 64 ) 半导体器件制造方法, 专利授权, 2019, 第 2 作者, 专利号: CN106558496B

( 65 ) 半导体器件及其制作方法, 专利授权, 2019, 第 3 作者, 专利号: CN106549016B

( 66 ) 半导体器件及其制造方法, 专利授权, 2019, 第 2 作者, 专利号: CN105762190B

( 67 ) 半导体器件及其制造方法, 专利授权, 2019, 第 1 作者, 专利号: CN103839816B

( 68 ) 应变技术增强负电容器件的结构及制作方法和电子设备, 发明专利, 2019, 第 4 作者, 专利号: CN110620151A

( 69 ) 一种稀土掺杂铪基铁电材料、制备方法及半导体器件, 发明专利, 2019, 第 5 作者, 专利号: CN110527978A

( 70 ) CMOS器件及调节CMOS器件阈值的方法, 专利授权, 2019, 第 1 作者, 专利号: CN108511392B

( 71 ) 一种调节高K金属栅CMOS器件阈值的方法和CMOS器件, 专利授权, 2019, 第 1 作者, 专利号: CN107180794B

( 72 ) 一种调节CMOS器件阈值的方法及CMOS器件, 专利授权, 2019, 第 1 作者, 专利号: CN107195585B

( 73 ) 半导体器件制造方法, 专利授权, 2019, 第 2 作者, 专利号: CN106558544B

( 74 ) 自对准接触制造方法, 专利授权, 2019, 第 2 作者, 专利号: CN105632906B

( 75 ) 一种3D NAND存储器及其制备方法, 发明专利, 2019, 第 1 作者, 专利号: CN110299362A

( 76 ) 形成纳米线阵列的方法, 专利授权, 2019, 第 3 作者, 专利号: CN105742175B

( 77 ) 形成级联纳米线的方法, 专利授权, 2019, 第 2 作者, 专利号: CN105742153B

( 78 ) 半导体器件制造方法, 专利授权, 2019, 第 2 作者, 专利号: CN106558496B

( 79 ) 半导体器件及其制作方法, 专利授权, 2019, 第 3 作者, 专利号: CN106549016B

( 80 ) 硅漂移探测器, 专利授权, 2019, 第 2 作者, 专利号: CN108281506B

( 81 ) 堆叠式环栅纳米片CMOS器件结构及其制造方法, 发明专利, 2019, 第 1 作者, 专利号: CN110246806A

( 82 ) 一种围栅器件及其制造方法, 发明专利, 2019, 第 2 作者, 专利号: CN110233108A

( 83 ) 堆叠纳米片环栅晶体管及其制备方法, 发明专利, 2019, 第 1 作者, 专利号: CN110189997A

( 84 ) 纳米线、纳米线围栅器件以及纳米孔筛的制备方法, 发明专利, 2019, 第 9 作者, 专利号: CN110164762A

( 85 ) 光电探测器与其制作方法, 专利授权, 2019, 第 3 作者, 专利号: CN108565311B

( 86 ) 侧墙形成方法和包括侧墙的半导体器件, 专利授权, 2019, 第 3 作者, 专利号: CN105632933B

( 87 ) 一种微电极及其形成方法, 发明专利, 2019, 第 6 作者, 专利号: CN110104609A

( 88 ) 半导体晶体管金属栅的集成工艺方法, 专利授权, 2019, 第 4 作者, 专利号: CN106601674B

( 89 ) 半导体器件和制作方法, 发明专利, 2019, 第 5 作者, 专利号: CN110061060A

( 90 ) 负电容场效应晶体管及其制备方法, 发明专利, 2019, 第 1 作者, 专利号: CN110034190A

( 91 ) 一种P型鳍式场效应晶体管及制造方法, 专利授权, 2019, 第 2 作者, 专利号: CN106558612B

( 92 ) 一种N型鳍式场效应晶体管及制造方法, 专利授权, 2019, 第 2 作者, 专利号: CN106558613B

( 93 ) 一种形成自对准接触部的方法, 专利授权, 2019, 第 2 作者, 专利号: CN106531684B

( 94 ) 一种形成鳍的方法及结构, 专利授权, 2019, 第 2 作者, 专利号: CN106531631B

( 95 ) 一种X射线传感器及其制造方法, 专利授权, 2019, 第 1 作者, 专利号: CN106328661B

( 96 ) 负电容场效应晶体管及其制备方法, 发明专利, 2019, 第 1 作者, 专利号: CN110010691A

( 97 ) 负电容场效应晶体管及其制备方法, 发明专利, 2019, 第 1 作者, 专利号: CN110010691A

( 98 ) 选择性刻蚀方法及纳米针尖结构的制备方法, 发明专利, 2019, 第 9 作者, 专利号: CN110002393A

( 99 ) 自对准接触制造方法, 专利授权, 2019, 第 2 作者, 专利号: CN105632921B

( 100 ) 半导体器件制造方法, 专利授权, 2019, 第 2 作者, 专利号: CN105590854B

( 101 ) 半导体器件及其制造方法, 专利授权, 2019, 第 1 作者, 专利号: CN105336787B

( 102 ) 冷源结构MOS晶体管及其制作方法, 发明专利, 2019, 第 6 作者, 专利号: CN109920842A

( 103 ) 一种纳米线围栅器件及其制造方法, 发明专利, 2019, 第 7 作者, 专利号: CN109904234A

( 104 ) 纳米结构的制备方法, 发明专利, 2019, 第 4 作者, 专利号: CN109904062A

( 105 ) 存储器及其制作方法, 发明专利, 2019, 第 2 作者, 专利号: CN109904168A

( 106 ) 存储器及其制作方法, 发明专利, 2019, 第 2 作者, 专利号: CN109904168A

( 107 ) 一种鳍的形成方法, 专利授权, 2019, 第 3 作者, 专利号: CN105870014B

( 108 ) 一种鳍式场效应晶体管及其制备方法, 专利授权, 2019, 第 3 作者, 专利号: CN106206318B

( 109 ) CMOS制作方法, 专利授权, 2019, 第 1 作者, 专利号: CN106558552B

( 110 ) 垂直纳米线晶体管及其形成方法, 发明专利, 2019, 第 2 作者, 专利号: CN109841675A

( 111 ) 垂直纳米线晶体管及其形成方法, 发明专利, 2019, 第 2 作者, 专利号: CN109841675A

( 112 ) 多层MOS器件及其制备方法, 发明专利, 2019, 第 1 作者, 专利号: CN109830463A

( 113 ) 半导体器件及其制造方法, 专利授权, 2019, 第 2 作者, 专利号: CN105762191B

( 114 ) 半导体器件及其制造方法, 专利授权, 2019, 第 1 作者, 专利号: CN105336786B

( 115 ) 一种栅极及其形成方法, 专利授权, 2019, 第 2 作者, 专利号: CN105990403B

( 116 ) 一种半导体器件的制造方法, 专利授权, 2019, 第 3 作者, 专利号: CN106252229B

( 117 ) 形成金属硅化物的方法及其湿法腐蚀混合液配方, 专利授权, 2019, 第 7 作者, 专利号: CN105336600B

( 118 ) 一种鳍及半导体器件的制造方法, 专利授权, 2019, 第 2 作者, 专利号: CN106558492B

( 119 ) 堆叠纳米线制造方法, 专利授权, 2019, 第 3 作者, 专利号: CN104253048B

( 120 ) 半导体器件及其制造方法, 专利授权, 2019, 第 1 作者, 专利号: CN104124164B

( 121 ) 具有垂直沟道的场效应晶体管及其制备方法, 发明专利, 2019, 第 2 作者, 专利号: CN109473358A

( 122 ) 鳍式场效应晶体管的制造方法, 专利授权, 2019, 第 1 作者, 专利号: CN105513968B

( 123 ) CMOS器件及其制造方法, 专利授权, 2019, 第 1 作者, 专利号: CN105428361B

( 124 ) CMOS器件及其制造方法, 专利授权, 2019, 第 1 作者, 专利号: CN105428361B

( 125 ) CMOS器件及其制造方法, 专利授权, 2019, 第 1 作者, 专利号: CN105470256B

( 126 ) 半导体制造方法, 发明专利, 2018, 第 1 作者, 专利号: CN104217947B

( 127 ) 半导体器件制造方法, 发明专利, 2018, 第 5 作者, 专利号: CN103855092B

( 128 ) 半导体器件及其制造方法, 发明专利, 2018, 第 1 作者, 专利号: CN104112665B

( 129 ) 级联堆叠纳米线MOS晶体管制作方法, 发明专利, 2018, 第 1 作者, 专利号: CN104282560B

( 130 ) 鳍式场效应晶体管及其假栅的制造方法, 发明专利, 2018, 第 2 作者, 专利号: CN105336624B

( 131 ) 半导体器件制造方法, 发明专利, 2018, 第 3 作者, 专利号: CN103730345B

( 132 ) 半导体器件制造方法, 发明专利, 2018, 第 3 作者, 专利号: CN103730341B

( 133 ) 半导体器件制造方法, 发明专利, 2018, 第 1 作者, 专利号: CN105470135B

( 134 ) 半导体器件制造方法, 发明专利, 2018, 第 1 作者, 专利号: CN105470136B

( 135 ) FinFET器件及其制作方法, 发明专利, 2018, 第 1 作者, 专利号: CN104282561B

( 136 ) 半导体器件制造方法, 发明专利, 2018, 第 4 作者, 专利号: CN104253049B

( 137 ) 环栅纳米线场效应晶体管及其制备方法, 发明专利, 2018, 第 2 作者, 专利号: CN108565218A

( 138 ) 半导体器件及其制造方法, 发明专利, 2018, 第 1 作者, 专利号: CN105489652B

( 139 ) 半导体器件及其制造方法, 发明专利, 2018, 第 1 作者, 专利号: CN105470286B

( 140 ) 半导体器件及其制造方法, 发明专利, 2018, 第 2 作者, 专利号: CN103594496B

( 141 ) 鳍上外延沟道、鳍式场效应晶体管的制造方法, 发明专利, 2018, 第 2 作者, 专利号: CN105702579B

( 142 ) 鳍式场效应晶体管及其源漏区的制造方法, 发明专利, 2018, 第 2 作者, 专利号: CN105702580B

( 143 ) 半导体器件与其制作方法, 发明专利, 2018, 第 1 作者, 专利号: CN108493246A

( 144 ) CMOS器件及调节CMOS器件阈值的方法, 发明专利, 2018, 第 1 作者, 专利号: CN108493157A

( 145 ) 垂直纳米线晶体管与其制作方法, 发明专利, 2018, 第 1 作者, 专利号: CN108428634A

( 146 ) 半导体器件制造方法, 发明专利, 2018, 第 1 作者, 专利号: CN105470133B

( 147 ) 半导体器件制造方法, 发明专利, 2018, 第 1 作者, 专利号: CN103839820B

( 148 ) 堆叠纳米线MOS晶体管制作方法, 发明专利, 2018, 第 1 作者, 专利号: CN103730366B

( 149 ) 堆叠纳米线制造方法, 发明专利, 2018, 第 2 作者, 专利号: CN103915316B

( 150 ) 半导体器件及其制造方法, 发明专利, 2018, 第 1 作者, 专利号: CN103579314B

( 151 ) 生化传感器与其制作方法, 发明专利, 2018, 第 1 作者, 专利号: CN108318533A

( 152 ) 隧穿场效应晶体管及其制备方法, 发明专利, 2018, 第 3 作者, 专利号: CN108288642A

( 153 ) 环栅纳米线场效应晶体管及其制备方法, 发明专利, 2018, 第 3 作者, 专利号: CN108288647A

( 154 ) 鳍型场效应晶体管及其制备方法, 发明专利, 2018, 第 3 作者, 专利号: CN108288646A

( 155 ) 鳍式场效应晶体管及其制造方法, 发明专利, 2018, 第 1 作者, 专利号: CN105575804B

( 156 ) 半导体设置及其制造方法, 发明专利, 2018, 第 6 作者, 专利号: CN104716171B

( 157 ) 隧穿场效应晶体管及其制备方法, 发明专利, 2018, 第 3 作者, 专利号: CN108258048A

( 158 ) 环栅纳米线场效应晶体管及其制备方法, 发明专利, 2018, 第 2 作者, 专利号: CN108231584A

( 159 ) 半导体器件及其制造方法, 发明专利, 2018, 第 1 作者, 专利号: CN104124198B

( 160 ) 半导体器件及其制造方法, 发明专利, 2018, 第 1 作者, 专利号: CN104112668B

( 161 ) 半导体器件制造方法, 发明专利, 2018, 第 4 作者, 专利号: CN104143534B

( 162 ) 后栅工艺中伪栅器件及半导体器件的形成方法, 发明专利, 2018, 第 3 作者, 专利号: CN104576373B

( 163 ) 半导体制造方法, 发明专利, 2018, 第 1 作者, 专利号: CN104217948B

( 164 ) 半导体器件制造方法, 发明专利, 2018, 第 1 作者, 专利号: CN104124160B

( 165 ) Method of manufacturing stacked nanowire MOS transistor, 发明专利, 2018, 专利号: US9892912(B2)

( 166 ) 半导体器件, 发明专利, 2018, 第 1 作者, 专利号: CN105789365B

( 167 ) 堆叠纳米线制造方法, 发明专利, 2018, 第 2 作者, 专利号: CN103915324B

( 168 ) 半导体器件制造方法, 发明专利, 2018, 第 3 作者, 专利号: CN103794562B

( 169 ) 半导体器件制造方法, 发明专利, 2018, 第 2 作者, 专利号: CN103730361B

( 170 ) 半导体器件制造方法, 发明专利, 2018, 第 2 作者, 专利号: CN103594419B

( 171 ) 半导体器件及其制造方法, 发明专利, 2018, 第 3 作者, 专利号: CN103545366B

( 172 ) Semiconductor device and manufacturing method therefor, 发明专利, 2018, 专利号: US9865686(B2)

( 173 ) 控制鳍式场效应晶体管器件鳍片尺寸的方法, 发明专利, 2018, 第 4 作者, 专利号: CN105374682B

( 174 ) 堆叠纳米线制造方法, 发明专利, 2018, 第 2 作者, 专利号: CN104078324B

( 175 ) 半导体器件制造方法, 发明专利, 2018, 第 1 作者, 专利号: CN103839818B

( 176 ) 一种CMOS器件及其制造方法, 发明专利, 2017, 第 1 作者, 专利号: CN107316837A

( 177 ) 一种CMOS器件及其制造方法, 发明专利, 2017, 第 1 作者, 专利号: CN107221513A

( 178 ) 半导体器件制造方法, 发明专利, 2017, 第 2 作者, 专利号: CN106558497A

( 179 ) 一种CMOS器件及其制作方法, 发明专利, 2017, 第 1 作者, 专利号: CN107481971A

( 180 ) 半导体器件制造方法, 发明专利, 2017, 第 2 作者, 专利号: CN103594420B

( 181 ) 半导体器件制造方法, 发明专利, 2017, 第 3 作者, 专利号: CN103855003B

( 182 ) 半导体器件制造方法, 发明专利, 2017, 第 2 作者, 专利号: CN103730368B

( 183 ) 半导体器件制造方法, 发明专利, 2017, 第 2 作者, 专利号: CN104124159B

( 184 ) 半导体器件制造方法, 发明专利, 2017, 第 2 作者, 专利号: CN103681503B

( 185 ) 剖面改善的牺牲栅主体形成方法及半导体器件制造方法, 发明专利, 2017, 第 3 作者, 专利号: CN104658895B

( 186 ) 半导体器件制造方法, 发明专利, 2017, 第 3 作者, 专利号: CN103730422B

( 187 ) 半导体器件及其制作方法, 发明专利, 2017, 第 2 作者, 专利号: CN107068769A

( 188 ) 一种垂直MOSFET及其制造方法, 发明专利, 2017, 第 2 作者, 专利号: CN107017306A

( 189 ) 一种调节鳍体形貌的方法, 发明专利, 2017, 第 3 作者, 专利号: CN106611706A

( 190 ) 半导体器件制造方法, 发明专利, 2017, 第 2 作者, 专利号: CN106601810A

( 191 ) 半导体器件制造方法, 发明专利, 2017, 第 2 作者, 专利号: CN106601617A

( 192 ) 半导体器件制造方法, 发明专利, 2017, 第 2 作者, 专利号: CN106601604A

( 193 ) 一种形成小间距鳍体的方法, 发明专利, 2017, 第 2 作者, 专利号: CN106601610A

( 194 ) 半导体器件制造方法, 发明专利, 2017, 第 2 作者, 专利号: CN106601796A

( 195 ) CMOS制作方法, 发明专利, 2017, 第 1 作者, 专利号: CN106558553A

( 196 ) CMOS制作方法, 发明专利, 2017, 第 1 作者, 专利号: CN106558554A

( 197 ) 半导体器件制造方法, 发明专利, 2017, 第 2 作者, 专利号: CN106558481A

( 198 ) 半导体器件制造方法, 发明专利, 2017, 第 2 作者, 专利号: CN106549058A

( 199 ) 半导体器件制造方法, 发明专利, 2017, 第 2 作者, 专利号: CN106549043A

( 200 ) FET及其制作方法, 发明专利, 2017, 第 1 作者, 专利号: CN106549055A

( 201 ) FET及其制作方法, 发明专利, 2017, 第 1 作者, 专利号: CN106549054A

( 202 ) 一种形成绝缘体上鳍的方法, 发明专利, 2017, 第 2 作者, 专利号: CN106531792A

( 203 ) 半导体器件制造方法, 发明专利, 2017, 第 2 作者, 专利号: CN106504983A

( 204 ) 一种X射线传感器及其制造方法, 发明专利, 2017, 第 1 作者, 专利号: CN106486501A

( 205 ) 一种X射线传感器及其制造方法, 发明专利, 2017, 第 1 作者, 专利号: CN106486502A

( 206 ) 一种金属薄膜溅射的PVD设备及工艺, 发明专利, 2017, 第 3 作者, 专利号: CN106319460A

( 207 ) Semiconductor device and method for manufacturing the same, 发明专利, 2016, 专利号: US9431504(B2)

( 208 ) 一种半导体器件及其形成方法, 发明专利, 2016, 第 2 作者, 专利号: CN105870020A

( 209 ) 半导体器件, 发明专利, 2016, 第 1 作者, 专利号: CN105789368A

( 210 ) 一种硅基像素探测器电路及其形成方法, 发明专利, 2016, 第 2 作者, 专利号: CN105702748A

( 211 ) 鳍式场效应晶体管及其制造方法, 发明专利, 2016, 第 1 作者, 专利号: CN105575807A

( 212 ) 半导体器件及其制造方法, 发明专利, 2016, 第 3 作者, 专利号: CN105448985A

( 213 ) 一种金属硅化物的形成方法, 发明专利, 2016, 第 4 作者, 专利号: CN106033718A

( 214 ) 一种封装方法, 发明专利, 2016, 第 2 作者, 专利号: CN105990164A

( 215 ) 一种FinFet器件源漏外延设备及方法, 发明专利, 2016, 第 3 作者, 专利号: CN105870036A

( 216 ) 全包围栅场效应晶体管及其制造方法, 发明专利, 2016, 第 3 作者, 专利号: CN105845726A

( 217 ) 半导体器件制造方法, 发明专利, 2016, 第 2 作者, 专利号: CN105826382A

( 218 ) 一种后栅工艺MOS器件的制备方法, 发明专利, 2016, 第 3 作者, 专利号: CN105810588A

( 219 ) 半导体器件制造方法, 发明专利, 2016, 第 3 作者, 专利号: CN105789048A

( 220 ) 形成纳米线阵列的方法, 发明专利, 2016, 第 3 作者, 专利号: CN105742232A

( 221 ) 形成纳米线阵列的方法, 发明专利, 2016, 第 3 作者, 专利号: CN105742239A

( 222 ) 半导体器件及其制造方法, 发明专利, 2016, 第 2 作者, 专利号: CN105742352A

( 223 ) PTSL工艺方法、鳍式场效应晶体管的制造方法, 发明专利, 2016, 第 2 作者, 专利号: CN105679659A

( 224 ) 一种FinFet器件源漏外延前自然氧化层的去除方法, 发明专利, 2016, 第 3 作者, 专利号: CN105632918A

( 225 ) 一种FinFet器件源漏外延前自然氧化层的去除方法, 发明专利, 2016, 第 3 作者, 专利号: CN105632888A

( 226 ) 自对准接触制造方法, 发明专利, 2016, 第 2 作者, 专利号: CN105633004A

( 227 ) 半导体结构及其制造方法, 发明专利, 2016, 第 3 作者, 专利号: CN105633079A

( 228 ) 鳍式场效应晶体管及其制造方法, 发明专利, 2016, 第 1 作者, 专利号: CN105575806A

( 229 ) Method for manufacturing semiconductor device including doping epitaxial source drain extension regions, 发明专利, 2016, 专利号: US9337102(B2)

( 230 ) 半导体器件制造方法, 发明专利, 2016, 第 2 作者, 专利号: CN105489493A

( 231 ) 半导体器件制造方法, 发明专利, 2016, 第 2 作者, 专利号: CN105489555A

( 232 ) 鳍式场效应晶体管及其鳍的制造方法, 发明专利, 2016, 第 3 作者, 专利号: CN105448735A

( 233 ) 半导体器件及其制造方法, 发明专利, 2016, 第 1 作者, 专利号: CN105405881A

( 234 ) METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE, 发明专利, 2016, 专利号: US2016071952(A1)

( 235 ) 半导体器件制造方法, 发明专利, 2016, 第 2 作者, 专利号: CN105336569A

( 236 ) 半导体器件及其制造方法, 发明专利, 2016, 第 3 作者, 专利号: CN105244379A

( 237 ) 一种鳍式场效应晶体管的制造方法, 发明专利, 2015, 第 3 作者, 专利号: CN104952729A

( 238 ) 一种鳍式场效应晶体管及其制造方法, 发明专利, 2015, 第 3 作者, 专利号: CN105206529A

( 239 ) METHOD OF MANUFACTURING STACKED NANOWIRE MOS TRANSISTOR, 发明专利, 2015, 专利号: US20150228480(A1)

( 240 ) 半导体器件制造方法, 发明专利, 2015, 第 5 作者, 专利号: CN104766823A

( 241 ) 一种FinFet器件源漏外延设备, 实用新型, 2015, 第 3 作者, 专利号: CN204391059U

( 242 ) 一种后栅工艺中ILD层的处理方法, 发明专利, 2015, 第 3 作者, 专利号: CN104637797A

( 243 ) 一种纳米线及阵列的形成方法, 发明专利, 2015, 第 3 作者, 专利号: CN104609360A

( 244 ) 后栅工艺中伪栅器件及半导体器件的形成方法, 发明专利, 2015, 第 3 作者, 专利号: CN104576725A

( 245 ) DUAL-METAL GATE CMOS DEVICES AND METHOD FOR MANUFACTURING THE SAME, 发明专利, 2015, 专利号: US20150102416(A1)

( 246 ) 半导体器件制造方法, 发明专利, 2015, 第 1 作者, 专利号: CN104377168A

( 247 ) 半导体器件制造方法, 发明专利, 2015, 第 1 作者, 专利号: CN104377124A

( 248 ) Methods for manufacturing a MOSFET using a stress liner of diamond-like carbon on the substrate, 发明专利, 2015, 专利号: US8936988(B2)

( 249 ) 堆叠纳米线MOS晶体管及其制作方法, 发明专利, 2015, 第 1 作者, 专利号: CN104282559A

( 250 ) 半导体器件及其制造方法, 发明专利, 2014, 第 1 作者, 专利号: CN104218081A

( 251 ) 半导体器件制造方法, 发明专利, 2014, 第 4 作者, 专利号: CN104124162A

( 252 ) FinFET及其制造方法, 发明专利, 2014, 第 3 作者, 专利号: CN104103517A

( 253 ) 半导体器件制造方法, 发明专利, 2014, 第 2 作者, 专利号: CN104078363A

( 254 ) 半导体器件制造方法, 发明专利, 2014, 第 1 作者, 专利号: CN103545211A

( 255 ) 半导体器件及其制造方法, 发明专利, 2014, 第 1 作者, 专利号: CN104217949A

( 256 ) 半导体器件制造方法, 发明专利, 2014, 第 4 作者, 专利号: CN104124163A

( 257 ) 半导体器件及其制造方法, 发明专利, 2014, 第 1 作者, 专利号: CN104112666A

( 258 ) 半导体器件及其制造方法, 发明专利, 2014, 第 1 作者, 专利号: CN104112667A

( 259 ) Semiconductor device and method for manufacturing the same, 发明专利, 2014, 专利号: US8846488(B2)

( 260 ) Etch-back method for planarization at the position-near-interface of an interlayer dielectric, 发明专利, 2014, 专利号: US8828881(B2)

( 261 ) Semiconductor device and manufacturing method thereof, 发明专利, 2014, 专利号: US8816326(B2)

( 262 ) Semiconductor device and method of manufacturing the same, 发明专利, 2014, 专利号: US8802533(B1)

( 263 ) Semiconductor device and manufacturing method thereof, 发明专利, 2014, 专利号: US8754482(B2)

( 264 ) 半导体器件制造方法, 发明专利, 2014, 第 3 作者, 专利号: CN103854978A

( 265 ) Method of introducing strain into channel and device manufactured by using the method, 发明专利, 2014, 专利号: US8748272(B2)

( 266 ) 半导体器件及其制造方法, 发明专利, 2014, 第 1 作者, 专利号: CN103839819A

( 267 ) MOSFET的制造方法, 发明专利, 2014, 第 4 作者, 专利号: CN103779224A

( 268 ) CMOS制造方法, 发明专利, 2014, 第 1 作者, 专利号: CN103779276A

( 269 ) CMOS制造方法, 发明专利, 2014, 第 1 作者, 专利号: CN103779275A

( 270 ) 半导体器件制造方法, 发明专利, 2014, 第 2 作者, 专利号: CN103730367A

( 271 ) 半导体器件制造方法, 发明专利, 2014, 第 2 作者, 专利号: CN103681504A

( 272 ) 半导体器件及其制造方法, 发明专利, 2014, 第 1 作者, 专利号: CN103681329A

( 273 ) 半导体器件制造方法, 发明专利, 2014, 第 2 作者, 专利号: CN103594372A

( 274 ) 半导体器件制造方法, 发明专利, 2014, 第 2 作者, 专利号: CN103594373A

( 275 ) 半导体器件制造方法, 发明专利, 2014, 第 3 作者, 专利号: CN103594374A

( 276 ) 半导体器件及其制造方法, 发明专利, 2014, 第 2 作者, 专利号: CN103594512A

( 277 ) 半导体器件, 发明专利, 2014, 第 2 作者, 专利号: CN103594506A

( 278 ) 半导体器件及其制造方法, 发明专利, 2014, 第 2 作者, 专利号: CN103594495A

( 279 ) 半导体器件制造方法, 发明专利, 2014, 第 2 作者, 专利号: CN103578920A

( 280 ) 半导体器件及其制造方法, 发明专利, 2014, 第 1 作者, 专利号: CN103579295A

( 281 ) 半导体器件及其制造方法, 发明专利, 2014, 第 1 作者, 专利号: CN103579315A

( 282 ) 栅极结构的形成方法、半导体器件的形成方法以及半导体器件, 发明专利, 2014, 第 6 作者, 专利号: CN103545191A

( 283 ) 半导体器件及其制造方法, 发明专利, 2014, 第 2 作者, 专利号: CN103545213A

( 284 ) 半导体器件制造方法, 发明专利, 2014, 第 3 作者, 专利号: CN103545212A

( 285 ) 栅极结构的形成方法、半导体器件的形成方法以及半导体器件, 发明专利, 2014, 第 6 作者, 专利号: CN103545190A

( 286 ) 栅极结构、半导体器件和两者的形成方法, 发明专利, 2014, 第 3 作者, 专利号: CN103545189A

( 287 ) PVD制备TiN的方法, 发明专利, 2014, 第 2 作者, 专利号: CN103540893A

( 288 ) 半导体器件测试方法, 发明专利, 2014, 第 3 作者, 专利号: CN103512508A

( 289 ) 双金属栅极CMOS器件及其制造方法, 发明专利, 2013, 第 1 作者, 专利号: CN103378008A

( 290 ) 一种半导体结构及其制造方法, 发明专利, 2013, 第 1 作者, 专利号: CN103325826A

( 291 ) 半导体器件及其制造方法, 发明专利, 2013, 第 1 作者, 专利号: CN103311281A

( 292 ) 半导体器件及其制造方法, 发明专利, 2013, 第 2 作者, 专利号: CN103050430A

( 293 ) 半导体器件及其制造方法, 发明专利, 2013, 第 1 作者, 专利号: CN102931222A

( 294 ) 高精度集成电路器件测试设备, 发明专利, 2013, 第 1 作者, 专利号: CN102890231A

( 295 ) 半导体器件及其制造方法, 发明专利, 2013, 第 1 作者, 专利号: CN103456782A

( 296 ) 半导体器件制造方法, 发明专利, 2013, 第 2 作者, 专利号: CN103426769A

( 297 ) 半导体器件制造方法, 发明专利, 2013, 第 2 作者, 专利号: CN103426768A

( 298 ) 半导体结构及其制造方法, 发明专利, 2013, 第 1 作者, 专利号: CN103383962A

( 299 ) 鳍形场效应晶体管制造方法, 发明专利, 2013, 第 1 作者, 专利号: CN103367162A

( 300 ) 使源/漏区更接近沟道区的MOS器件及其制作方法, 发明专利, 2013, 第 2 作者, 专利号: CN103367151A

( 301 ) CMOS及其制造方法, 发明专利, 2013, 第 1 作者, 专利号: CN103367364A

( 302 ) 半导体器件及其制造方法, 发明专利, 2013, 第 1 作者, 专利号: CN103367363A

( 303 ) 一种半导体结构及其制造方法, 发明专利, 2013, 第 1 作者, 专利号: CN103325684A

( 304 ) 半导体器件制造方法, 发明专利, 2013, 第 1 作者, 专利号: CN103311123A

( 305 ) 半导体器件及其制造方法, 发明专利, 2013, 第 1 作者, 专利号: CN103311282A

( 306 ) 半导体器件及其制造方法, 发明专利, 2013, 第 1 作者, 专利号: CN103311247A

( 307 ) X射线平板探测器及其制造方法, 发明专利, 2013, 第 1 作者, 专利号: CN103296035A

( 308 ) X射线探测器及其制造方法, 发明专利, 2013, 第 1 作者, 专利号: CN103296036A

( 309 ) 扩散阻挡层、金属互连结构及其制造方法, 发明专利, 2013, 第 2 作者, 专利号: CN103296006A

( 310 ) MOSFET制造方法, 发明专利, 2013, 第 2 作者, 专利号: CN103165458A

( 311 ) 半导体器件及其制造方法, 发明专利, 2013, 第 1 作者, 专利号: CN103094338A

( 312 ) 单片集成红外焦平面探测器, 发明专利, 2013, 第 1 作者, 专利号: CN103076099A

( 313 ) 一种MOS器件及其制造方法, 发明专利, 2013, 第 1 作者, 专利号: CN103077969A

( 314 ) 具有双金属栅的CMOS器件及其制造方法, 发明专利, 2013, 第 1 作者, 专利号: CN103077947A

( 315 ) MOSFET及其制造方法, 发明专利, 2013, 第 1 作者, 专利号: CN103066122A

( 316 ) 半导体器件及其制造方法, 发明专利, 2013, 第 1 作者, 专利号: CN103035524A

( 317 ) 类金刚石衬底上源漏掩埋型石墨烯晶体管器件和制作方法, 发明专利, 2013, 第 2 作者, 专利号: CN103000669A

( 318 ) 光照稳定性非晶态金属氧化物TFT器件以及显示器件, 发明专利, 2013, 第 1 作者, 专利号: CN102969361A

( 319 ) 高稳定性非晶态金属氧化物TFT器件, 发明专利, 2013, 第 1 作者, 专利号: CN102969362A

( 320 ) 压应变p-MOSFET器件结构及其制造方法, 发明专利, 2013, 第 2 作者, 专利号: CN102956698A

( 321 ) 半导体器件及其制造方法, 发明专利, 2013, 第 1 作者, 专利号: CN102903638A

( 322 ) 半导体器件的制造方法, 发明专利, 2013, 第 1 作者, 专利号: CN102903621A

( 323 ) 紫外探测器的像素结构、紫外探测器系统及其制造方法, 发明专利, 2013, 第 1 作者, 专利号: CN102891150A

( 324 ) 纳米器件沟道超薄栅介质电容测试方法, 发明专利, 2013, 第 1 作者, 专利号: CN102866303A

( 325 ) 多栅器件的形成方法, 发明专利, 2013, 第 1 作者, 专利号: CN102856205A

( 326 ) 绝缘栅控横向场发射晶体管及其驱动方法, 发明专利, 2013, 第 1 作者, 专利号: CN102856362A

( 327 ) 多栅器件的形成方法, 发明专利, 2013, 第 1 作者, 专利号: CN102856181A

( 328 ) SOG层和光抗蚀剂层的反应离子刻蚀方法, 发明专利, 2012, 第 1 作者, 专利号: CN102569062A

( 329 ) 光电探测叠层、半导体紫外探测器及其制造方法, 发明专利, 2012, 第 1 作者, 专利号: CN102832269A

( 330 ) 感应栅型非晶态金属氧化物TFT气体传感器, 发明专利, 2012, 第 1 作者, 专利号: CN102778481A

( 331 ) 可集成的非晶态金属氧化物半导体气体传感器, 发明专利, 2012, 第 1 作者, 专利号: CN102778479A

( 332 ) 半导体器件及其制造方法, 发明专利, 2012, 第 1 作者, 专利号: CN102738233A

( 333 ) 半导体器件及其制造方法, 发明专利, 2012, 第 1 作者, 专利号: CN102694052A

( 334 ) 半导体器件及其制造方法, 发明专利, 2012, 第 1 作者, 专利号: CN102694053A

( 335 ) 一种半导体结构及其制造方法, 发明专利, 2012, 第 1 作者, 专利号: CN102683281A

( 336 ) 牺牲栅去除方法及栅堆叠制作方法, 发明专利, 2012, 第 2 作者, 专利号: CN102655121A

( 337 ) 浅沟槽隔离及其形成方法, 发明专利, 2012, 第 1 作者, 专利号: CN102651332A

( 338 ) Method of Introducing Strain Into Channel and Device Manufactured by Using the Method, 发明专利, 2012, 专利号: US20120181634(A1)

( 339 ) 向沟道中引入应变的方法和使用该方法制作的器件, 发明专利, 2012, 第 1 作者, 专利号: CN102593001A

( 340 ) 层间电介质的近界面平坦化回刻方法, 发明专利, 2012, 第 2 作者, 专利号: CN102592989A

( 341 ) 层间电介质层的平面化方法, 发明专利, 2012, 第 1 作者, 专利号: CN102543839A

( 342 ) 半导体器件的制造方法, 发明专利, 2012, 第 1 作者, 专利号: CN102543838A

( 343 ) METHOD FOR PLANARIZING INTERLAYER DIELECTRIC LAYER, 发明专利, 2012, 专利号: US20120164838(A1)

( 344 ) 可调节沟道应力的器件与方法, 发明专利, 2012, 第 1 作者, 专利号: CN102487086A

( 345 ) 一种鱼脊形场效应晶体管的结构和制备方法, 发明专利, 2008, 第 1 作者, 专利号: CN100392859

出版信息

在国内外知名半导体电子器件杂志(包括EDLTEDAPL等)上发表过60多篇学术论文,SCI他引次数超过600次,半导体电子器件领域顶级国际学术IEDM上发表口头报告4次。

发表论文
(1) Quantum Dot With a Diamond-Shaped Channel MOSFET on a Bulk Si Substrate, IEEE TRANSACTIONS ON ELECTRON DEVICES, 2021, 通讯作者
(2) Optimization of Structure and Electrical Characteristics for Four-Layer Vertically-Stacked Horizontal Gate-All-Around Si Nanosheets Devices, NANOMATERIALS, 2021, 通讯作者
(3) 基于TMD材料的CMOS反相器电路研究现状, Research Status of CMOS Inverter Circuits Based on TMD Materials, 微纳电子技术, 2021, 第 3 作者
(4) Endurance Characteristics of Negative Capacitance FinFETs With Negligible Hysteresis, IEEE ELECTRON DEVICE LETTERS, 2021, 通讯作者
(5) Optimization of zero-level interlayer dielectric materials for gate-all-around silicon nanowire channel fabrication in a replacement metal gate process, MATERIALS SCIENCE IN SEMICONDUCTOR PROCESSING, 2021, 通讯作者
(6) Influence of Applied Stress on the Ferroelectricity of Thin Zr-Doped HfO2 Films, APPLIED SCIENCES-BASEL, 2021, 通讯作者
(7) Theoretical Study of Negative Capacitance FinFET With Quasi-Antiferroelectric Material, IEEE TRANSACTIONS ON ELECTRON DEVICES, 2021, 通讯作者
(8) Alleviation of Negative-Bias Temperature Instability in Si p-FinFETs With ALD W Gate-Filling Metal by Annealing Process Optimization, IEEE JOURNAL OF THE ELECTRON DEVICES SOCIETY, 2021, 第 13 作者
(9) Cryogenic Transport Characteristics of P-Type Gate-All-Around Silicon Nanowire MOSFETs, NANOMATERIALS, 2021, 通讯作者
(10) Analysis of Single Event Effects in Capacitor-Less 1T-DRAM Based on an InGaAs Transistor, IEEE TRANSACTIONS ON ELECTRON DEVICES, 2021, 第 5 作者
(11) Ab-Initio Simulations of Monolayer InSe and MoS2 Strain Effect: From Electron Mobility to Photoelectric Effect, JOURNAL OF ELECTRONIC MATERIALS, 2020, 第 4 作者
(12) A novel method for source/drain ion implantation for 20 nm FinFETs and beyond, Journal of Materials Scienc, 2020, 
(13) An Investigation of Field Reduction Effect on NBTI Parameter Characterization and Lifetime Prediction Using a Constant Field Stress Method, IEEE TRANSACTIONS ON DEVICE AND MATERIALS RELIABILITY, 2020, 第 3 作者
(14) Insights Into the Effect of TiN Thickness Scaling on DC and AC NBTI Characteristics in Replacement Metal Gate pMOSFETs, IEEE TRANSACTIONS ON DEVICE AND MATERIALS RELIABILITY, 2020, 第 14 作者
(15) A novel method for source/drain ion implantation for 20 nm FinFETs and beyond, JOURNAL OF MATERIALS SCIENCE-MATERIALS IN ELECTRONICS, 2020, 通讯作者
(16) Study of selective isotropic etching Si1-xGex in process of nanowire transistors, JOURNAL OF MATERIALS SCIENCE-MATERIALS IN ELECTRONICS, 2020, 第 19 作者
(17) Design and Simulation of Steep-Slope Silicon Cold Source FETs With Effective Carrier Distribution Model, IEEE TRANSACTIONS ON ELECTRON DEVICES, 2020, 第 10 作者
(18) A Gd-doped HfO2 single film for a charge trapping memory device with a large memory window under a low voltage, RSC ADVANCES, 2020, 第 5 作者
(19) Simulation of Total Ionizing Dose (TID) Effects Mitigation Technique for 22 nm Fully-Depleted Silicon-on-Insulator (FDSOI) Transistor, IEEE ACCESS, 2020, 第 7 作者
(20) Novel Band-Edge Work Function Performance Modulation via NPT with PMOS1st/NMOS1st Laminated Stack for PMOS Low Power Target, ECS JOURNAL OF SOLID STATE SCIENCE AND TECHNOLOGY, 2020, 通讯作者
(21) Comparative Study on the Energy Profile of NBTI-Related Defects in Si and Ferroelectric p-FinFETs, 2020 IEEE INTERNATIONAL RELIABILITY PHYSICS SYMPOSIUM (IRPS), 2020, 
(22) Novel Insulator Isolated Si NW Sensors Fabricated using Bulk Substrate with Low-cost and High-quality, 6TH ANNUAL INTERNATIONAL WORKSHOP ON MATERIALS SCIENCE AND ENGINEERING, 2020, 
(23) Fabrication of Low Cost and Low Temperature Poly-Silicon Nanowire Sensor Arrays for Monolithic Three-Dimensional Integrated Circuits Applications, NANOMATERIALS, 2020, 第 14 作者
(24) Comparative study on NBTI kinetics in Si p-FinFETs with B2H6-based and SiH4-based atomic layer deposition tungsten (ALD W) filling metal, MICROELECTRONICS RELIABILITY, 2020, 第 15 作者
(25) Hf0.5Zr0.5O2-based ferroelectric bionic electronic synapse device with highly symmetrical and linearity weight modification, ELECTRONICS LETTERS, 2020, 第 7 作者
(26) Degradation Mechanism of Short Channel p-FinFETs under Hot Carrier Stress and Constant Voltage Stress, 2020 IEEE INTERNATIONAL SYMPOSIUM ON THE PHYSICAL AND FAILURE ANALYSIS OF INTEGRATED CIRCUITS (IPFA), 2020, 
(27) Investigation on the formation technique of SiGe Fin for the high mobility channel FinFET device, JOURNAL OF MATERIALS SCIENCE-MATERIALS IN ELECTRONICS, 2020, 第 17 作者
(28) The optimization of contact interface between metal/MoS2 FETs by oxygen plasma treatment, JOURNAL OF MATERIALS SCIENCE-MATERIALS IN ELECTRONICS, 2020, 第 10 作者
(29) Influence of an ALD TiN capping layer on the PBTI characteristics of n-FinFET with ALD HfO2/TiN-capping/TiAl gate stacks, Influence of an ALD TiN capping layer on the PBTI characteristics of n-FinFET with ALD HfO2/TiN-capping/TiAl gate stacks, SCIENCE CHINA-INFORMATION SCIENCES, 2020, 通讯作者
(30) Understanding Frequency Dependence of Trap Generation Under AC Negative Bias Temperature Instability Stress in Si p-FinFETs, IEEE ELECTRON DEVICE LETTERS, 2020, 通讯作者
(31) O-2 plasma treated biosensor for enhancing detection sensitivity of sulfadiazine in a high-K HfO2 coated silicon nanowire array, SENSORS AND ACTUATORS B-CHEMICAL, 2020, 第 13 作者
(32) Experimental study of the ultrathin oxides on SiGe alloy formed by low-temperature ozone oxidation, MATERIALS SCIENCE IN SEMICONDUCTOR PROCESSING, 2020, 第11作者
(33) Study of Silicon Nitride Inner Spacer Formation in Process of Gate-all-around Nano-Transistors, NANOMATERIALS, 2020, 第 23 作者
(34) Understanding the mechanisms impacting the interface states of ozone-treated high-k/SiGe interfaces, SEMICONDUCTOR SCIENCE AND TECHNOLOGY, 2020, 第 8 作者
(35) Fabrication technique of the Si0.5Ge0.5 Fin for the high mobility channel FinFET device, SEMICONDUCTOR SCIENCE AND TECHNOLOGY, 2020, 第 16 作者
(36) Single-event-transient effects in silicon-on-insulator ferroelectric double-gate vertical tunneling field effect transistors, SCIENCE CHINA-INFORMATION SCIENCES, 2020, 第 7 作者
(37) Fabrication and Characterization of a Novel Si Line Tunneling TFET With High Drive Current, IEEE JOURNAL OF THE ELECTRON DEVICES SOCIETY, 2020, 第 6 作者
(38) Impact of Electron trapping on Energy Distribution Characterization of NBTI-Related Defects for Si p-FinFETs, 2020 IEEE INTERNATIONAL SYMPOSIUM ON THE PHYSICAL AND FAILURE ANALYSIS OF INTEGRATED CIRCUITS (IPFA), 2020, 
(39) A Novel Dry Selective Isotropic Atomic Layer Etching of SiGe for Manufacturing Vertical Nanowire Array with Diameter Less than 20 nm, MATERIALS, 2020, 第 23 作者
(40) Growth of SiGe layers in source and drain regions for 10 nm node complementary metal-oxide semiconductor (CMOS), JOURNAL OF MATERIALS SCIENCE-MATERIALS IN ELECTRONICS, 2020, 第 13 作者
(41) Accumulative total ionizing dose (TID) and transient dose rate (TDR) effects on planar and vertical ferroelectric tunneling-field-effect-transistors (TFET), MICROELECTRONICS RELIABILITY, 2020, 第 6 作者
(42) A novel three-layer graded SiGe strain relaxed buffer for the high crystal quality and strained Si0.5Ge0.5 layer epitaxial grown, JOURNAL OF MATERIALS SCIENCE-MATERIALS IN ELECTRONICS, 2019, 第 14 作者
(43) 应用于堆叠纳米线MOS器件的STI工艺优化研究, Optimization of Shallow Trench Isolation in Fabrication of Stacked Nanowire MOS Devices, 真空科学与技术学报, 2019, 第 7 作者
(44) Identification of a suitable passivation route for high-k/SiGe interface based on ozone oxidation, APPLIED SURFACE SCIENCE, 2019, 第 9 作者
(45) High crystal quality strained Si0.5Ge0.5 layer with a thickness of up to 50 nm grown on the three-layer SiGe strain relaxed buffer, MATERIALS SCIENCE IN SEMICONDUCTOR PROCESSING, 2019, 第 14 作者
(46) Novel 10-nm Gate Length MoS2 Transistor Fabricated on Si Fin Substrate, IEEE JOURNAL OF THE ELECTRON DEVICES SOCIETY, 2019, 通讯作者
(47) Comprehensive Study and Design of High-k/SiGe Gate Stacks with Interface-Engineering by Ozone Oxidation, ECS JOURNAL OF SOLID STATE SCIENCE AND TECHNOLOGY, 2019, 第 9 作者
(48) The evolution of MoS2 properties under oxygen plasma treatment and its application in MoS2 based devices, JOURNAL OF MATERIALS SCIENCE-MATERIALS IN ELECTRONICS, 2019, 第 8 作者
(49) IMPACT OF ANNEALING TEMPERATURE ON PERFORMANCE ENHANCEMENT FOR CHARGE TRAPPING MEMORY WITH (HfO2)(0.9)(Al2O3)(0.1) TRAPPING LAYER, 2019 CHINA SEMICONDUCTOR TECHNOLOGY INTERNATIONAL CONFERENCE (CSTIC), 2019, 
(50) A High Density and Low Cost Staircase Scheme for 3D NAND Flash Memory: SDS(Stair Divided Scheme), ECS JOURNAL OF SOLID STATE SCIENCE AND TECHNOLOGY, 2019, 第 3 作者
(51) Comprehensive Investigation of Flat-band Voltage Modulation by High-K NPT for Advanced HKMG Technology, 2019 CHINA SEMICONDUCTOR TECHNOLOGY INTERNATIONAL CONFERENCE (CSTIC), 2019, 
(52) FinFET With Improved Subthreshold Swing and Drain Current Using 3-nm Ferroelectric Hf0.5Zr0.5O2, IEEE ELECTRON DEVICE LETTERS, 2019, 通讯作者
(53) Multi-Vt Performance Dependence on Capping Layer Position by NPT for PMOS Device Applications, ECS JOURNAL OF SOLID STATE SCIENCE AND TECHNOLOGY, 2019, 通讯作者
(54) Near-ideal subthreshold swing MoS2 back-gate transistors with an optimized ultrathin HfO2 dielectric layer, NANOTECHNOLOGY, 2019, 通讯作者
(55) Influence of Rapid Thermal Annealing on Ge-Si Interdiffusion in Epitaxial Multilayer Ge0.3Si0.7/Si Superlattices with Various GeSi Thicknesses, ECS JOURNAL OF SOLID STATE SCIENCE AND TECHNOLOGY, 2018, 第 10 作者
(56) Physical Insights on Quantum Confinement and Carrier Mobility in Si, Si-0.45, Ge-0.55, Ge Gate-All-Around NSFET for 5nm Technology Node, IEEE JOURNAL OF THE ELECTRON DEVICES SOCIETY, 2018, 通讯作者
(57) Improvement of Operation Characteristics for MONOS Charge Trapping Flash Memory with SiGe Buried Channel, Improvement of Operation Characteristics for MONOS Charge Trapping Flash Memory with SiGe Buried Channel, 中国物理快报(英文版), 2018, 第 5 作者
(58) The Effect of Thermal Treatment Induced Performance Improvement for Charge Trapping Memory with Al2O3/(HfO2)0.9(Al2O3)0.1/Al2O3 Multilayer Structure, ECS JOURNAL OF SOLID STATE SCIENCE AND TECHNOLOGY, 2018, 通讯作者
(59) Improvement of Operation Characteristics for MONOS Charge Trapping Flash Memory with SiGe Buried Channel, Improvement of Operation Characteristics for MONOS Charge Trapping Flash Memory with SiGe Buried Channel, CHINESE PHYSICS LETTERS, 2018, 通讯作者
(60) Performance Enhancement for Charge Trapping Memory by Using Al2O3/HfO2/Al2O3 Tri-Layer High-k Dielectrics and High Work Function Metal Gate, ECS Journal of Solid State Science and Technology, 2018, 7 (6): N91-N95, 2018, 通讯作者
(61) 面向5 nm CMOS技术代堆叠纳米线释放工艺研究, Release of Stacked Nanowires for 5 nm CMOS Node: An Experimental Study, 真空科学与技术学报, 2018, 第 7 作者
(62) Hybrid 1T e-DRAM and e-NVM Realized in One 10 nm node Ferro FinFET device with Charge Trapping and Domain Switching Effects, 2018 IEEE INTERNATIONAL ELECTRON DEVICES MEETING (IEDM), 2018, 
(63) First observation of Pt3Si phase at Ni(0.86)Ptod(4) and Si Silicide Reactions, 2018 14TH IEEE INTERNATIONAL CONFERENCE ON SOLID-STATE AND INTEGRATED CIRCUIT TECHNOLOGY (ICSICT), 2018, 
(64) Comparative Investigation of Flat-Band Voltage Modulation by Nitrogen Plasma Treatment for Advanced HKMG Technology, ECS JOURNAL OF SOLID STATE SCIENCE AND TECHNOLOGY, 2018, 通讯作者
(65) Charge Trapping Memory with Al2O3/HfO2/Al2O3 Multilayer High-kappa Dielectric Stacks and High Work Function Metal Gate Featuring Improved Operation Efficiency, 2018 14TH IEEE INTERNATIONAL CONFERENCE ON SOLID-STATE AND INTEGRATED CIRCUIT TECHNOLOGY (ICSICT), 2018, 
(66) Physical Mechanism Underlying the Time Exponent Shift in the Ultra-fast NBTI of High-k/Metal gated p-CMOSFETs, 2018 25TH IEEE INTERNATIONAL SYMPOSIUM ON THE PHYSICAL AND FAILURE ANALYSIS OF INTEGRATED CIRCUITS (IPFA), 2018, 
(67) Impact of ALD TiN Capping Layer on Interface Trap and Channel Hot Carrier Reliability of HKMG nMOSFETs, IEEE ELECTRON DEVICE LETTERS, 2018, 第 7 作者
(68) Si Nanowire Biosensors Using a FinFET Fabrication Process for Real Time Monitoring Cellular Ion Actitivies, 2018 IEEE INTERNATIONAL ELECTRON DEVICES MEETING (IEDM), 2018, 
(69) Total Ionizing Dose Response and Annealing Behavior of Bulk nFinFETs With ON-State Bias Irradiation, IEEE TRANSACTIONS ON NUCLEAR SCIENCE, 2018, 第 9 作者
(70) Experimental Study of FinFET-based FOI-MAHAS Charge Trapping Memory with Improved Operation Characteristics, 2018 14TH IEEE INTERNATIONAL CONFERENCE ON SOLID-STATE AND INTEGRATED CIRCUIT TECHNOLOGY (ICSICT), 2018, 
(71) Influence of the hard masks profiles on formation of nanometer Si scalloped fins arrays, MICROELECTRONIC ENGINEERING, 2018, 第 3 作者
(72) Novel GAA Si Nanowire p-MOSFETs With Excellent Short-Channel Effect Immunity via an Advanced Forming Process, IEEE ELECTRON DEVICE LETTERS, 2018, 通讯作者
(73) Investigation for the Feasibility of High-Mobility Channel in 3D NAND Memory, ECS JOURNAL OF SOLID STATE SCIENCE AND TECHNOLOGY, 2018, 通讯作者
(74) Performance Enhancement for Charge Trapping Memory by Using Al2O3/HfO2/Al2O3 Tri-Layer High-kappa Dielectrics and High Work Function Metal Gate, ECS JOURNAL OF SOLID STATE SCIENCE AND TECHNOLOGY, 2018, 通讯作者
(75) 隧穿场效应晶体管的研究进展, Research Progress of Tunnel Field-Effect Transistors, 微纳电子技术, 2018, 第 3 作者
(76) 22纳米集成电路核心工艺技术及应用, 中国科技成果, 2017, 第 10 作者
(77) Fabrication and Characterization of p-Channel Charge Trapping Type FOI-FinFET Memory with MAHAS Structure, ECS JOURNAL OF SOLID STATE SCIENCE AND TECHNOLOGY, 2017, 通讯作者
(78) Crystallization behaviors of ultrathin Al-doped HfO2 amorphous films grown by atomic layer deposition, Chin. Phys. B, 2017, 第 4 作者
(79) Tuning of few-electron states and optical absorption anisotropy in GaAs quantum rings, PHYSICAL CHEMISTRY CHEMICAL PHYSICS, 2017, 第 4 作者
(80) PMOSFETs Featuring ALD W Filling Metal Using SiH4 and B2H6 Precursors in 22 nm Node CMOS Technology, NANOSCALE RESEARCH LETTERS, 2017, 第 7 作者
(81) Integration of Highly Strained SiGe in Source and Drain with HK and MG for 22 nm Bulk PMOS Transistors, NANOSCALE RESEARCH LETTERS, 2017, 第 8 作者
(82) Tuning of few-electron states and optical absorption anisotropy in GaAs quantum rings, Phys. Chem. Chem. Phys., 2017, 第 2 作者
(83) Anomalous Total Dose Response and Room-Temperature Annealing Behavior in Bulk nFinFETs, 2017, 第 5 作者
(84) Optimization of Selective Growth of SiGe for Source/Drain in 14nm and Beyond Nodes FinFETs, International Journal of High Speed Electronics and Systems, 2017, 第 1 作者
(85) Improved Operation Characteristics for Nonvolatile Charge-Trapping Memory Capacitors with High-kappa Dielectrics and SiGe Epitaxial Substrates, CHINESE PHYSICS LETTERS, 2017, 通讯作者
(86) FinFETs on Insulator with Silicided Source/Drain, 2017, 第 3 作者
(87) Two methods of tuning threshold voltage of bulk FinFETs with replacement high-k metal-gate stacks, SOLID-STATE ELECTRONICS, 2017, 第 8 作者
(88) Improved Operation Characteristics for Nonvolatile Charge-Trapping Memory Capacitors with High-Dielectrics and SiGe Epitaxial Substrates, CHINESE PHYSICS LETTERS, 2017, 第 4 作者
(89) Crystallization behaviors of ultrathin Al-doped HfO_2 amorphous films grown by atomic layer deposition, CHINESE PHYSICS B, 2017, 第 7 作者
(90) 垂直纳米线晶体管的制备技术, 半导体技术, 2017, 第 3 作者
(91) Improved Operation Characteristics for Nonvolatile Charge-Trapping Memory Capacitors with High-κ Dielectrics and SiGe Epitaxial Substrates, Improved Operation Characteristics for Nonvolatile Charge-Trapping Memory Capacitors with High-κ Dielectrics and SiGe Epitaxial Substrates, 中国物理快报(英文版), 2017, 第 7 作者
(92) Study of sigma-shaped source/drain recesses for embedded-SiGe pMOSFETs, MICROELECTRONIC ENGINEERING, 2017, 通讯作者
(93) Integration of Selective Epitaxial Growth of SiGe/Ge layers in 14nm Node FinFETs, ECS Transactions, 2016, 第 10 作者
(94) FOI FinFET with Ultra-low Parasitic Resistance Enabled by Fully Metallic Source and Drain Formation on Isolated Bulk-Fin, 2016 IEEE International Electron Devices Meeting: IEDM 2016, San Francisco, California, USA, 3-7 December 2016, pages 452-929, v.2, 2016, 第 2 作者
(95) Study of SiGe selective epitaxial process integration with high-k and metal gate for 16/14 nm nodes FinFET technology, Microelectronics Engineering, 2016, 第 3 作者
(96) Study of silicon pixel sensor for synchrotron radiation detection, CHINESE PHYSICS C, 2016, 通讯作者
(97) Process optimizations to recessed e-SiGe source/drain for performance enhancement in 22 nm all-last high-k/metal-gate pMOSFETs, SOLID-STATE ELECTRONICS, 2016, 通讯作者
(98) Study of SiGe selective epitaxial process integration with high-k and metal gate for 16/14 nm nodes FinFET technology, MICROELECTRONIC ENGINEERING, 2016, 第 3 作者
(99) Investigation of thermal atomic layer deposited TiAlX (X = N or C) film as metal gate, SOLID-STATE ELECTRONICS, 2016, 第 6 作者
(100) 小尺寸器件的金属栅平坦化新技术, 真空科学与技术学报, 2016, 
(101) Integration of highly-strained SiGe materials in 14 nm and beyond nodes FinFET technology, SOLID-STATE ELECTRONICS, 2015, 第 8 作者
(102) Novel 14-nm Scallop-Shaped FinFETs (S-FinFETs) on Bulk-Si Substrate, NANOSCALE RESEARCH LETTERS, 2015, 通讯作者
(103) Self-Aligned Fin-On-Oxide (FOO) FinFETs for Improved SCE Immunity and Multi-VTH Operation on Si Substrate, ECS SOLID STATE LETTERS, 2015, 第 2 作者
(104) Planar Bulk MOSFETs With Self-Aligned Pocket Well to Improve Short-Channel Effects and Enhance Device Performance, IEEE TRANSACTIONS ON ELECTRON DEVICES, 2015, 第 27 作者
(105) Device parameter optimization for sub-20 nm node HK/MG-last bulk FinFETs, Journal of Semiconductors, 2015, 第 2 作者
(106) Investigation of TiAlC by Atomic Layer Deposition as N Type Work Function Metal for FinFET, ECS JOURNAL OF SOLID STATE SCIENCE AND TECHNOLOGY, 2015, 第 7 作者
(107) Improved Short Channel Effect Control in Bulk FinFETs With Vertical Implantation to Form Self-Aligned Halo and Punch-Through Stop Pocket, IEEE ELECTRON DEVICE LETTERS, 2015, 第 4 作者
(108) 单型掺杂柱电极的3D硅像素探测器的器件与制造工艺研究, 半导体光电, 2015, 第 2 作者
(109) Gate-All-Around Silicon Nanowire Transistors with Channel-Last Process on Bulk Si Substrate, IEICE ELECTRONICS EXPRESS, 2015, 第 2 作者
(110) 3D硅基探测器研究现状, 电子元件与材料, 2015, 第 2 作者
(111) The effects of process condition of Top-TiN and TaN thickness on the effective work function of MOSCAP with high-k/metal gate stacks, JOURNAL OF SEMICONDUCTORS, 2014, 第 4 作者
(112) An effective work-function tuning method of nMOSCAP with high-k/metal gate by TiN/TaN double-layer stack thickness, JOURNAL OF SEMICONDUCTORS, 2014, 第 4 作者
(113) A high performance HfSiON/TaN NMOSFET fabricated using a gate-last process, CHINESE PHYSICS B, 2013, 第 3 作者
(114) Structure design and film process optimization for metal-gate stress in 20 nm nMOS devices, Journal of Semiconductors, 2013, 第 2 作者
(115) CMP-Less Planarization Technology with SOG/LTO Etchback for Low-Cost High-k/Metal Gate-Last Integration, ECS JOURNAL OF SOLID STATE SCIENCE AND TECHNOLOGY, 2013, 通讯作者
(116) Characterization of HfSiAlON/MoAlN PMOSFETs Fabricated by Using a Novel Gate-Last Process, Characterization of HfSiAlON/MoAlN PMOSFETs Fabricated by Using a Novel Gate-Last Process, CHINESE PHYSICS LETTERS, 2013, 第 3 作者
(117) 金属栅回刻平坦化技术, Novel Planarization Technology of Metal Gate Etch-Back in Advanced CMOS Fabrication, 真空科学与技术学报, 2012, 第 2 作者
(118) Fabrication of Bulk-Si FinFET using CMOS compatible process, MICROELECTRONIC ENGINEERING, 2012, 第 5 作者
(119) Metal gate etch-back planarization technology, Metal gate etch-back planarization technology, 半导体学报, 2012, 第 2 作者
(120) Low-Temperature-Grown Transition Metal Oxide Based Storage Materials and Oxide Transistors for High-Density Non-volatile Memory, ADVANCED FUNCTIONAL MATERIALS, 2009, 第 4 作者
(121) Program/erase characteristics of amorphous gallium indium zinc oxide nonvolatile memory, IEEE TRANSACTIONS ON ELECTRON DEVICES, 2008, 
(122) Short channel characteristics of Gallium-Indium-Zinc-Oxide thin film transistors for three-dimensional stacking memory, IEEE ELECTRON DEVICE LETTERS, 2008, 第 3 作者
(123) Scalable 3-D fin-like poly-Si TFT and its nonvolatile memory application, IEEE TRANSACTIONS ON ELECTRON DEVICES, 2008, 
(124) Double gate GaInZnO thin film transistors, APPLIED PHYSICS LETTERS, 2008, 第 2 作者
(125) Fully transparent nonvolatile memory employing amorphous oxides as charge trap and transistor's channel layer, APPLIED PHYSICS LETTERS, 2008, 通讯作者
(126) 体硅CMOS FinFET结构与特性研究, Bulk Silicon CMOS FinFET's Structure and Characteristics, 电子学报, 2005, 第 1 作者
(127) 体硅衬底上的CMOS FinFET, 半导体学报, 2003, 第 1 作者
(128) 电子束曝光UV3正性抗蚀剂的工艺研究, 微电子学, 2003, 第 1 作者
(129) 亚50nm自对准双栅MOSFET的结构设计, 半导体学报, 2002, 第 1 作者
(130) S/D Extension 区超浅结的制备和大晶粒硅栅抑制硼穿透的工艺研究, 1999, 第 1 作者

科研活动

   
科研项目
( 1 ) 22纳米关键工艺技术先导研究与平台建设, 参与, 国家任务, 2009-01--2014-04
( 2 ) 16纳米硅基三维器件复合应变沟道集成, 负责人, 研究所自选, 2011-01--2014-01
( 3 ) 集成电路关键技术研究, 负责人, 中国科学院计划, 2011-01--2014-01
( 4 ) 体硅FinFET 与关键工艺研究, 负责人, 国家任务, 2013-01--2015-12
( 5 ) 先进同步辐射探测技术, 参与, 中国科学院计划, 2013-01--2016-12
( 6 ) 用于同步辐射的硅像素探测器关键技术研究, 负责人, 国家任务, 2014-01--2018-12
( 7 ) 14nm FinFET关键工艺技术优化研究, 负责人, 企业委托, 2015-01--2018-12
( 8 ) 半导体二维原子晶体材料的器件构建、集成与性能, 负责人, 国家任务, 2016-07--2021-07
( 9 ) 小像素二维探测器, 参与, 国家任务, 2017-01--2020-12
( 10 ) 基于多元硅漂移探测器的高效同步辐射荧光谱仪, 负责人, 中国科学院计划, 2017-01--2018-12
( 11 ) 5nm可集成堆叠纳米线环栅器件和新型FinFET及关键工艺, 负责人, 国家任务, 2017-01--2020-12
( 12 ) 单芯片纳米级三维功能融合, 负责人, 研究所自选, 2019-01--2020-12
( 13 ) 3-1纳米集成电路新器件与先导工艺, 参与, 中国科学院计划, 2019-10--2020-09
( 14 ) 负电容FinFET高性能电路研究, 负责人, 研究所自选, 2019-07--2021-07
( 15 ) 新型极低功耗铁电场效应管存算一体器件研究, 负责人, 国家任务, 2021-01--2024-12
( 16 ) 面向3nm节点及以下GAA器件HKMG叠层结构及阈值调控关键技术研究, 负责人, 企业委托, 2021-01--2022-12
( 17 ) 堆叠纳米片围栅CMOS器件及集成技术研究, 负责人, 企业委托, 2021-06--2024-05
( 18 ) 超高帧频大动态范围X射线探测系统, 参与, 国家任务, 2022-01--2026-12
参与会议
(1)面向3nm以下节点的新器件工艺前瞻研究   全国电子信息青年科学家论坛暨第三届半导体青年学术会议   2020-10-28
(2)Si Nanowire Biosensors Using a FinFET Fabrication Process   国际电子器件大会   Qingzhu Zhang   2018-12-04
(3)FinFET及Post-FinFET 关键技术研究    第319期东方科技论坛“集成电路新器件技术”学术研讨会   殷华湘   2018-11-14
(4)FOI FinFET with Ultra-low Parasitic Resistance Enabled by Fully Metallic Source and Drain Formation on Isolated Bulk-Fin   国际电子器件大会   Qingzhu Zhang, Huaxiang Yin*, Jun Luo et al.   2016-12-03
(5)Diamond Like Carbon Thin Films with Extremely High Compressive Stress 8-12GPa for Advanced CMOS Strain Engineering   国际材料大会(春季)   Xiaolong Ma   2013-04-09
(6)CMPless Planarization Technology with SOG/LTO Etchback for Low Cost 70nm Gate-Last Process   中国国际半导体技术大会   Huaxiang Yin, Lingkuan Men, Tao Yang, Gaobo Xu, Qiuxia Xu, Chao Zhao and   2011-03-13
(7)High performance low voltage amorphous oxide TFT Enhancement/Depletion inverter through uni-/bi-layer channel hybrid integration   国际电子器件大会   Huaxiang Yin, Sunil Kim, Jaechul Park, Ihun Song, Sang-Wook Kim, Jihyun Hur, Sungho Park, Sanghun Jeon, Chang Jung Kim   2009-12-07
(8)Bootstrapped ring oscillator with propagation delay time below 1.0 nsec/stage by standard 0.5μm bottom-gate amorphous Ga2O3-In2O3-ZnO TFT technology   国际电子器件大会   Huaxiang Yin, Sunil Kim, Chang Jung Kim, Jae Chul Park, Ihun Song, Sang-Wook Kim, Sung-Hoon Lee, Youngsoo Park,    2008-12-15

指导学生

已指导学生

徐唯佳  硕士研究生  085209-集成电路工程  

明希  硕士研究生  085208-电子与通信工程  

杨君  硕士研究生  085209-集成电路工程  

侯朝昭  博士研究生  080903-微电子学与固体电子学  

马小龙  博士研究生  080903-微电子学与固体电子学  

姚佳欣  博士研究生  080903-微电子学与固体电子学  

秦长亮  博士研究生  080903-微电子学与固体电子学  

陶桂龙  硕士研究生  085209-集成电路工程  

蔡豫威  博士研究生  080903-微电子学与固体电子学  

张璐  硕士研究生  080903-微电子学与固体电子学  

顾杰  博士研究生  080903-微电子学与固体电子学  

徐忍忍  博士研究生  080903-微电子学与固体电子学  

现指导学生

罗彦娜  博士研究生  080903-微电子学与固体电子学  

曹磊  博士研究生  080903-微电子学与固体电子学  

张学祥  博士研究生  080903-微电子学与固体电子学  

赵朋  博士研究生  080903-微电子学与固体电子学  

魏延钊  硕士研究生  080903-微电子学与固体电子学  

田国良  博士研究生  080903-微电子学与固体电子学  

张兆浩  博士研究生  080903-微电子学与固体电子学  

李庆坤  硕士研究生  080903-微电子学与固体电子学  

钟琨  硕士研究生  080903-微电子学与固体电子学  

包运娇  博士研究生  080903-微电子学与固体电子学  

颜刚平  博士研究生  080903-微电子学与固体电子学  

朱晓晖  博士研究生  080903-微电子学与固体电子学  

孙朋  博士研究生  080903-微电子学与固体电子学