高性能芯片设计技术

大规模集成电路设计

FPGA优化结构研究

招收硕士研究生1名。研究方向：高性能芯片设计研究

081201-计算机系统结构

大规模集成电路设计，高速低功耗芯片设计

2005-09--2010-06   中国科学院电子学研究所   博士
2001-09--2005-07   中国科学技术大学   本科

学历：研究生

学位：博士

​

   

2017-06~现在, 中国科学院计算技术研究所, 副研究员
2016-07~2017-05,中国科学院电子学研究所, 副研究员
2010-07~2016-07,中国科学院电子学研究所, 助理研究员

“类脑芯片技术及应用”科学前沿讲座

   

（1） 中科院电子所青年人才创新基金, 其他, 2015

[1] 李威, 王咸焯, 朱海丰, 潘朝凤, 刘俊英. 一种数字集成电路的前端工艺迁移优化方法及系统. CN: CN114021515A, 2022-02-08.
[2] 支天, 赵永威, 李威, 张士锦, 杜子东, 郭崎. 分形计算智能处理器、分形计算智能处理方法. CN: CN111857834A, 2020-10-30.
[3] 支天, 赵永威, 李威, 张士锦, 杜子东, 郭崎. 用于智能处理器的内存管理装置、方法及电子设备. CN: CN111831582A, 2020-10-27.
[4] 支天, 赵永威, 李威, 张士锦, 杜子东, 郭崎. 用于智能处理器的指令分解方法、装置及电子设备. CN: CN111831333A, 2020-10-27.
[5] 支天, 赵永威, 李威, 张士锦, 杜子东, 郭崎. 用于分形智能处理器的分形可重配指令集. CN: CN111831331A, 2020-10-27.
[6] 支天, 赵永威, 李威, 张士锦, 杜子东, 郭崎. 用于智能处理器的指令执行方法、装置及电子设备. CN: CN111831339A, 2020-10-27.
[7] 李威. 神经网络的运算方法、装置、计算机设备和存储介质. CN: CN110363291A, 2019-10-22.
[8] 李威. 卷积及降采样运算单元、神经网络运算单元和现场可编程门阵列集成电路. CN: CN109993272A, 2019-07-09.
[9] 杨海钢, 李天一, 林郁, 贾瑞, 杜方清, 李威, 王飞, 刘飞. 带反馈路径的FPGA逻辑单元. CN: CN105629803A, 2016-06-01.
[10] 杨海钢, 林郁, 贾瑞, 李天一, 郭珍红, 杜方清, 王飞, 李威, 魏金宝. 带内部反馈的自适应查找表模块. CN: CN105573178A, 2016-05-11.
[11] 黄志洪, 杨立群, 魏星, 李威, 江政泓, 林郁, 涂开辉, 杨海钢. 集成辅助逻辑运算单元的可编程逻辑模块. CN: CN105471422A, 2016-04-06.
[12] 张丹丹, 杨海钢, 朱文锐, 高丽江, 李威, 黄志洪. 一种延时锁定环路. CN: CN104753524A, 2015-07-01.
[13] 杨海钢, 李威, 高丽江. 可编程信号处理单元. CN: CN103631754A, 2014-03-12.
[14] 杨海钢, 李威, 高丽江. 具有逻辑运算和数据存储功能的可编程功能产生单元. CN: CN103633994A, 2014-03-12.
[15] 高丽江, 李威, 杨海钢. 一种用于减少FPGA配置存储器位数的译码电路. CN: CN103632714A, 2014-03-12.
[16] 杨海钢, 黄志洪, 陈柱佳, 张丹丹, 李威, 高丽江, 杨立群. 一种包含可定制熔丝配置模块的可编程逻辑电路. CN: CN103633993A, 2014-03-12.

   

[1] 陈云霁, 杜子东, 郭崎, 李威, 谭懿峻. Chip Learning：从芯片设计到芯片学习. 中国科学院院刊[J]. 2022, 37(1): 15-23, http://lib.cqvip.com/Qikan/Article/Detail?id=7106513006.
[2] 庄毅敏, 文渊博, 李威, 郭崎. 面向机器学习系统的张量中间表示. 中国科学:信息科学[J]. 2022, [3] Wen, Yuanbo, Qi Guo, Du, Zidong, Xu, Jianxing, Zhang, Zhenxing, Xing Hu, Wei Li, Rui Zhang, Chao Wang, Zhou Xuehai, Chen, Tianshi. Enabling One-Size-Fits-All Compilation Optimization for Inference Across Machine Learning Computers. IEEE TRANSACTIONS ON COMPUTERS[J]. 2022, 71(9): 2313-2326, http://dx.doi.org/10.1109/TC.2021.3128266.
[4] Xinkai Song, tian zhi, Fan Zhe, Zhang zhenxing, Zeng Xi, Li Wei, Hu Xing, Du Zidong, Guo Qi, Chen Yunji. Cambricon-G: A Polyvalent Energy-efficient Accelerator for Dynamic Graph Neural Networks. IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS[J]. 2021, [5] 陈云霁, 李威. 关于科研工作坚持问题导向的思考. 中国科学院院刊[J]. 2021, 36(6): 698-702, http://lib.cqvip.com/Qikan/Article/Detail?id=7105170341.
[6] Yongwei Zhao, Chang Liu, Zidong Du, Qi Guo, Xing Hu, Yimin Zhuang, Zhenxing Zhang, Xinkai Song, Wei Li, Xishan Zhang, Ling Li, Xu Zhiwei, Tianshi Chen. Cambricon-Q: A Hybrid Architecture for Efficient Training. ISCA[J]. 2021, [7] Jin Song, Xuemeng Wang, Zhipeng Zhao, Wei Li, Tian Zhi. A survey of neural network accelerator with software development environments. 半导体学报:英文版[J]. 2020, 41(2): 20-28, http://lib.cqvip.com/Qikan/Article/Detail?id=7100886746.
[8] Yimin Zhuang, Peng Shaohui, Chen Xiaobing, Zhou Shengyuan, Zhi Tian, Li Wei, Liu Shaoli. Deep Fusion: A Software Scheduling Method for Memory Access Optimization. NPC 2019[J]. 2019, [9] 高丽江, 杨海钢, 韦援丰, 李威. 适用于现场可编程门阵列I/O通道的可编程延时单元结构设计方法研究. 微电子学与计算机[J]. 2019, 36(10): 1-5, http://lib.cqvip.com/Qikan/Article/Detail?id=7003048254.
[10] Wei, Xing, Yang, Haigang, Li, Wei, Huang, Zhihong, Yin, Tao, Yu, Le. A reconfigurable 4-GS/s power-efficient floating-point FFT processor design and implementation based on single-sided binary-tree decomposition. INTEGRATIONTHEVLSIJOURNAL[J]. 2019, 66: 164-172, http://dx.doi.org/10.1016/j.vlsi.2019.02.008.
[11] Li, Tianyi, Xu, Xiaodong, Yin, Tao, Xin, Fubin, Li, Wei, Yang, Haigang. A 0.5 to 1.7 Gbps PI-CDR with a Wide Frequency-Tracking Range. JOURNAL OF CIRCUITS SYSTEMS AND COMPUTERS[J]. 2018, 27(4): [12] Li Tianyi, Xu Xiaodong, Yin Tao, Li Wei, Hang Haigang. A convenient method of digital PI-CDR lock-detection for phase noise elimination and enhanced jitter tolerance. Electronics Letters[J]. 2017, [13] Wei, Xing, Chen, Zhujia, Li, Wei, Yang, Haigang. Harmonic-free and low cost delay-locked loop with a 20-80% input duty cycle. ELECTRONICS LETTERS[J]. 2017, 53(2): 70-71, [14] 黄志洪, 李威, 杨立群, 江政泓, 魏星, 林郁, 杨海钢. 一种基于与非锥簇架构FPGA输入交叉互连设计优化方法. 电子与信息学报[J]. 2016, 38(9): 2397-2404, http://lib.cqvip.com/Qikan/Article/Detail?id=669901904.
[15] 杨立群, 李威, 黄志洪, 孙嘉斌, 杨海钢. 一种基于半监督AdaBoost模型树的FPGA性能表征方法. 太赫兹科学与电子信息学报[J]. 2016, 14(4): 647-652, http://lib.cqvip.com/Qikan/Article/Detail?id=7000030954.
[16] Yang Liqun, Yang Haigang, Li Wei, Li Zhihua. Efficiently Exploring FPGA Design Space Based on Semi-Supervised Learning. CHINESE JOURNAL OF ELECTRONICS[J]. 2016, 25(1): 58-63, http://lib.cqvip.com/Qikan/Article/Detail?id=667783129.
[17] Zhang, Dandan, Yang, HaiGang, Zhu, Wenrui, Li, Wei, Huang, Zhihong, Li, Lin, Li, Tianyi. A Multiphase DLL With a Novel Fast-Locking Fine-Code Time-to-Digital Converter. IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS[J]. 2015, 23(11): 2680-2684, [18] 杨立群, 李威, 黄志洪, 孙嘉斌, 杨海钢. 一种用于加速FPGA设计空间探索的电路特性驱动半监督建模方法. 电子与信息学报[J]. 2015, 37(10): 2521-2528, http://lib.cqvip.com/Qikan/Article/Detail?id=666159997.
[19] Li Wei. A Semi-Supervised Modeling Approach for Performance Characterization of FPGA Architectures. International Conference on Field Programmable logic and applications. 2014, 

   

（ 1 ） 三百万门FPGA研制, 参与, 部委级, 2015-01--2017-12
（ 2 ） 基于TSV互连的三维FPGA架构及关键技术研究, 参与, 国家级, 2013-01--2016-12
（ 3 ） 基于40nm工艺的3D FPGA研制, 主持, 国家级, 2016-10--2017-05
（ 4 ） 新型XXXX计算机体系结构, 参与, 国家级, 2017-10--2020-09

（1）A semi-supervised modeling approach for performance characterization of FPGA architectures   2014-09-03