基本信息
单毅  男  硕导  中国科学院上海微系统与信息技术研究所
电子邮件： yishan@mail.sim.ac.cn
通信地址： 上海市长宁区长宁路865号
邮政编码：

招生信息

   
招生专业
080903-微电子学与固体电子学
招生方向
模拟IC设计，数字IC设计，射频IC设计，ESD保护研究

教育背景

2004-09--2009-07   中国科学院上海微系统与信息技术研究所   博士
2000-09--2004-07   东南大学   学士

工作经历

   
工作简历
2017-03~现在, 中国科学院上海微系统与信息技术研究所, 高级工程师
2014-07~2017-03,武汉新芯集成电路制造有限公司, 技术经理
2010-05~2012-07,GLOBALFOUNDRIES（新加坡）, 主任工程师
2009-07~2010-05,上海宏力半导体制造有限公司, 主任工程师
2004-09~2009-07,中国科学院上海微系统与信息技术研究所, 博士
2000-09~2004-07,东南大学, 学士

专利与奖励

   
奖励信息
（1） 上海工匠, 市地级, 2019
专利成果
（ 1 ） 一种ESD保护结构, 2020, 第 1 作者, 专利号: 201711223054.4

（ 2 ） 一种静电保护结构及静电保护电路, 2019, 第 1 作者, 专利号: 201910773025.8

（ 3 ） 一种静电保护结构及静电保护电路, 2019, 第 1 作者, 专利号: 201910773021.X

（ 4 ） 一种基于SOI工艺的晶闸管器件及静电保护电路, 2019, 第 1 作者, 专利号: 201910743314.3

（ 5 ） 一种基于SOI工艺的静电放电保护结构, 2019, 第 1 作者, 专利号: 201910722077.2

（ 6 ） 一种基于SOI工艺的静电保护器件及其构成的静电保护电路, 2018, 第 1 作者, 专利号: 201711194469.3

（ 7 ） 一种基于SOI工艺的NMOS器件及其构成的静电保护电路, 2018, 第 1 作者, 专利号: 201711250882.7

出版信息

   
发表论文
（1） An Enhanced Well-Changed GGNMOS for 3.3-V ESD Protection in 0.13-μm SOI Process, IEICE Trans. Electron, 2020, 第 2 作者
（2） A 16 bit 200 kS/s successive approximation register ADC with foreground on-chip self-calibration, IEICE Electronics Express, 2020, 第 2 作者
（3） A 16-bit 8-MS/s SAR ADC with a foreground calibration and hybrid-charge-supply power structure, IEICE Electronics Express, 2020, 第 3 作者

科研活动

   
科研项目
（ 1 ） 超导计算机研发, 参与, 中国科学院计划, 2018-02--2022-12
（ 2 ） 自旋存储器的KFZ加固工艺研究与流片, 参与, 其他国际合作项目, 2020-05--2021-12
（ 3 ） 新型KFZ存储器异质集成设计研究, 参与, 其他国际合作项目, 2020-01--2021-12