基于7&5nm技术代及以下的集成电路先进工艺

硅基异质外延和集成技术

硅基半导体量子​芯片

纳米电子器件和纳米光子器件集成

   

080903-微电子学与固体电子学
085400-电子信息
0805Z2-半导体材料与器件

集成电路先进工艺，异质外延和集成
半导体硅基量子芯片
纳米电子器件和光电器件集成

2012-09--中国科学院大学   研究生 博士
2006-09--北京大学   研究生 硕士
2001-09--北京石油化工学院   工学学士

研究生

博士

   

2009-11~现在, 中国科学院微电子研究所, 研究员
2005-07~现在, 中芯国际集成电路（北京）有限公司, 资深工程师

半导体材料与器件的分析与表征
Si基CMOS和光子学的新兴技术
半导体工艺与制造技术

   

（1） Springer Nature优秀博士论文, 一等奖, 其他, 2019
（2） 中科院优秀百篇博士论文奖, 一等奖, 院级, 2017
（3） 中国科学院院长优秀奖, 一等奖, 院级, 2016
（4） 中科院院长优秀奖, 一等奖, 院级, 2016
（5） 欧洲材料学会青年科学家, 一等奖, 其他, 2015
（6） 王守武优秀奖, 一等奖, 院级, 2015

（ 1 ） 一种半导体器件及其制造方法, 发明, 2018, 第 1 作者, 专利号: 201410089112.9 
（ 2 ） 一种半导体器件的制造方法, 发明, 2018, 第 1 作者, 专利号: 201410141701.7
（ 3 ） 一种半导体器件及其制造方法, 发明, 2018, 第 1 作者, 专利号: 201410196176.9
（ 4 ） 半导体器件制造方法, 发明, 2019, 第 1 作者, 专利号: 201410328581.1
（ 5 ） 半导体器件制造方法, 发明, 2018, 第 1 作者, 专利号: 201410360703.5
（ 6 ） 半导体器件制造方法, 发明, 2018, 第 1 作者, 专利号: 201410360690.1
（ 7 ） 半导体器件及其制造方法, 发明, 2019, 第 1 作者, 专利号: 201410398357.X
（ 8 ） 半导体器件及其制造方法, 发明, 2018, 第 1 作者, 专利号: 201410397828.5
（ 9 ） 半导体器件的制造方法, 发明, 2019, 第 1 作者, 专利号: 201510271246.7 
（ 10 ） 半导体器件的制造方法, 发明, 2019, 第 1 作者, 专利号: 201510351481.5
（ 11 ） 一种鳍式场效应晶体管及其制备方法, 发明, 2019, 第 1 作者, 专利号: 201610663545.X
（ 12 ） 一种降低硅基光波导侧壁粗糙度的方法, 发明, 2020, 第 1 作者, 专利号: 201710212517.0
（ 13 ） 基于应变调控的Ge光电探测器及其制作方法, 发明, 2019, 第 1 作者, 专利号: 201711346331.0
（ 14 ） 半导体器件及其制造方法, 发明, 2015, 第 1 作者, 专利号: 201110029212.9
（ 15 ） 半导体器件及其制造方法, 发明, 2015, 第 1 作者, 专利号: 201110165241.8
（ 16 ） 半导体器件及其制造方法, 发明, 2015, 第 1 作者, 专利号: 201110165239.0
（ 17 ） 消除接触孔工艺中桥接的方法, 发明, 2016, 第 1 作者, 专利号: 201110208407.X
（ 18 ） 一种提高浅沟槽隔离化学机械平坦化均匀性方法和设备, 发明, 2015, 第 1 作者, 专利号: 201110257878.X
（ 19 ） 一种提高浅沟槽隔离化学机械平坦化均匀性方法1, 发明, 2015, 第 1 作者, 专利号: 201110257855.9
（ 20 ） 半导体器件及其制造方法, 发明, 2015, 第 1 作者, 专利号: 201110303593.5
（ 21 ） 半导体器件及其制造方法, 发明, 2015, 第 1 作者, 专利号: 201110394014.2
（ 22 ） 低温高覆盖性侧墙制造方法, 发明, 2016, 第 1 作者, 专利号: 201110433694.4
（ 23 ） 半导体器件及其制造方法, 发明, 2016, 第 1 作者, 专利号: 201210162593.2
（ 24 ） 半导体器件及其制造方法, 发明, 2018, 第 1 作者, 专利号: 201210473032.4

   

（1） Novel gap filling technique of shallow trench isolation structure in 16/14 nm FinFET using sub-atmospheric chemical vapor deposition, Journal of Materials Science: Materials in Electronics, 2020-05, 通讯作者
（2） Study of Silicon Nitride Inner Spacer Formation in Process of Gate-all-around Nano-Transistors, Nanomaterials, 2020-04, 通讯作者
（3） Comparative study on NBTI kinetics in Si p-FinFETs with B2H6-based and SiH4-based atomic layer deposition tungsten (ALD W) filling metal, Microelectronics Reliability, 2020-04, 第 2 作者
（4） Growth of SiGe layers in source and drain regions for 10 nm node complementary metal-oxide semiconductor (CMOS), Journal of Materials Science: Materials in Electronics, 2020-01, 第 1 作者
（5） A Novel Dry Selective Isotropic Atomic Layer Etching of SiGe for Manufacturing Vertical Nanowire Array with Diameter Less than 20 nm, Materials, 2020-01, 通讯作者
（6） Study of n-type doping in germanium by temperature based PF+ implantation, Journal of Materials Science: Materials in Electronics, 2020-01, 通讯作者
（7） Study of selective isotropic etching Si1−xGex in process of nanowire transistors, Journal of Materials Science: Materials in Electronics, 2020-01, 通讯作者
（8） Vertical Sandwich Gate-All-Around Field-Effect Transistors With Self-Aligned High-k Metal Gates and Small Effective-Gate-Length Variation, IEEE Electron Device Letters, 2019-12, 第 4 作者
（9） Impacts of Ge Preamorphization Implantation and Si Capping on the Specific Contact Resistivity of Ni(Pt)SiGe/p+-SiGe Contacts, IEEE Transactions on Electron Devices, 2019-08, 第 3 作者
（10） High crystal quality strained Si0. 5Ge0. 5 layer with a thickness of up to 50 nm grown on the three-layer SiGe strain relaxed buffer, Materials Science in Semiconductor Processing, 2019-08, 通讯作者
（11） Miniaturization of CMOS, Micromachines, 2019-05, 通讯作者
（12） A novel method for source/drain ion implantation for 20 nm FinFETs and beyond, Journal of Materials Science: Materials in Electronics, 2019-04, 通讯作者
（13） Impact of Ge Preamorphization Implantation on Both the Formation of Ultrathin TiSixand the Specific Contact Resistivity in TiSix/n-Si Contacts, IEEE Transactions on Electron Devices, 2018-08, 第 2 作者
（14） pMOSFETs Featuring ALD W Filling Metal Using SiH 4 and B 2 H 6 Precursors in 22 nm Node CMOS Technology, Nanoscale research letters, 2017-12, 第 1 作者
（15） Integration of highly strained SiGe in source and drain with HK and MG for 22 nm bulk PMOS transistors, Nanoscale research letters, 2017-12, 第 1 作者
（16） The challenges of advanced CMOS process from 2D to 3D, Applied Sciences, 2017-10, 通讯作者
（17） Study of sigma-shaped source/drain recesses for embedded-SiGe pMOSFETs, Microelectronic Engineering, 2017-09, 通讯作者
（18） Hetero-Epitaxy and Self-Adaptive Stressor Based on Freestanding Fin for the 10nm Node and Beyond, Chinese Physics Letters, 2017-06, 通讯作者
（19） Impact of pattern dependency of SiGe layers grown selectively in source/drain on the performance of 14 nm node FinFETs, Solid-State Electronics, 2016-10, 通讯作者
（20） Study of SiGe selective epitaxial process integration with high-k and metal gate for 16/14nm nodes FinFET technology, Microelectronic Engineering, 2016-09, 第 1 作者
（21） Impact of pattern dependency of SiGe layers grown selectively in source/drain on the performance of 22nm node pMOSFETs, Solid-State Electronics, 2015-12, 第 1 作者
（22） Impact of pattern dependency of SiGe layers grown selectively in source/drain on the performance of 22 nm node pMOSFETs, Solid-State Electronics, 2015-12, 第 1 作者
（23） Integration of highly-strained SiGe materials in 14 nm and beyond nodes FinFET technology, Solid-State Electronics, 2015-01, 第 1 作者
（24） Application of Atomic Layer Deposition Tungsten (ALD W) as Gate Filling Metal for 22 nm and Beyond Nodes CMOS Technology, ECS Journal of Solid State Science and Technology, 2014-02, 第 1 作者
（25） Optimization of SiGe selective epitaxy for source/drain engineering in 22nm node complementary metal-oxide semiconductor (CMOS), Journal of Applied Physics, 2013-09, 第 1 作者

（1） Optimization of Selective Growth of SiGe for Source/Drain in 14nm and Beyond Nodes FinFETs, World Scientific, 2017-06, 第 5 作者
（2） Selective Epitaxy of Group IV Materials for CMOS Application[M]//Complementary Metal Oxide Semiconductor, Intech Open, 2018-08, 第 1 作者
（3） Investigation on SiGe Selective Epitaxy for Source and Drain Engineering in 22 nm CMOS Technology Node and Beyond, Springer Nature, 2019-01, 第 1 作者

   

（ 1 ） 高质量硅基半导体量子芯片材料研究, 主持, 国家级, 2016-07--2021-07
（ 2 ） 青年创新促进会, 主持, 部委级, 2016-01--2020-01
（ 3 ） 原子级制造技术论证研究, 主持, 研究所（学校）, 2018-11--2019-11
（ 4 ） SiGeSn材料生长和应用研究, 参与, 市地级, 2018-07--2021-07
（ 5 ） SiGeSn材料生长和短波红外应用研究, 参与, 部委级, 2019-08--2021-08
（ 6 ） 中科院青促会优秀人才, 主持, 研究所（学校）, 2021-01--2023-12

（1）Advanced Ge devices and application   2019-05-15
（2）Ge和GOI材料的外延与键合及其应用   中国材料学大会   2018-07-05
（3）Process of 200mm Germanium on Insulator (GeOI) Wafer for photonic and electronic applications   2018-05-10
（4）Investigation on Highly Strained SiGe Selective Epitaxial Growth Process for 16 nm Node FinFET and Beyond   2016-10-01

现指导学生

夏晨东  硕士研究生  080903-微电子学与固体电子学